发明名称 基于NMOS的OTP器件的制造方法
摘要 本发明公开了一种基于NMOS的OTP器件的制造方法,将现有的基于NMOS的OTP器件中,由栅氧化层残余和衬垫氧化层共同构成的隧穿氧化层,改为仅有热氧化生长工艺生长,由此不仅提高了隧穿氧化层的致密度,还可降低隧穿氧化层的厚度,从而有利于提升OTP器件的编程能力和可靠性。
申请公布号 CN102723275A 申请公布日期 2012.10.10
申请号 CN201110076611.0 申请日期 2011.03.29
申请人 上海华虹NEC电子有限公司 发明人 胡晓明
分类号 H01L21/336(2006.01)I;H01L21/8247(2006.01)I 主分类号 H01L21/336(2006.01)I
代理机构 上海浦一知识产权代理有限公司 31211 代理人 丁纪铁
主权项 1.一种基于NMOS的OTP器件的制造方法,其特征是,包括如下步骤:第1步,在具有p阱的硅衬底上先生长一层氧化硅,再淀积一层多晶硅,刻蚀该层多晶硅以氧化硅作为刻蚀终点;刻蚀后剩余的多晶硅作为栅极,剩余的氧化硅作为栅氧化层;在多晶硅栅极两侧的氧化硅被部分刻蚀形成栅氧化层残留;第2步,在多晶硅栅极的仅一侧下方的p阱中以轻掺杂漏注入工艺形成n型轻掺杂区,然后用LPCVD工艺中的HTO工艺在硅片表面形成一层衬垫氧化层;第3步,采用湿法刻蚀工艺将多晶硅栅极两侧下方的衬垫氧化层和栅氧化层残留去除;第4步,在多晶硅栅极的侧壁和硅片表面采用热氧化生长工艺生长一层<img file="FDA0000052575940000011.GIF" wi="226" he="51" />厚度的氧化硅,该层氧化硅作为隧穿氧化层;第5步,在硅片表面淀积一层氮化硅,刻蚀后形成氮化硅侧墙,在氮化硅侧墙的外侧下方的p阱中通过源漏注入工艺形成n型重掺杂区即源漏注入区。
地址 201206 上海市浦东新区川桥路1188号