半导体装置及其制造方法

摘要

本发明涉及半导体装置及其制造方法。提供在搭载相变存储器和逻辑电路的存储器混载逻辑芯片中，将相变元件配置最下层布线之下的结构，也不会导致成本增加，并且防止动作电流增大的结构。多个接触插塞(CP0)中的到达成为MOS晶体管Q1的漏极层的扩散层(3)的接触插塞的端部与选择性地配置在层间绝缘膜(IL1)上的薄膜绝缘膜(19)的下表面接触。在该薄膜绝缘膜(19)上配置由作为硫族化物化合物系的相变材料的GST构成的相变膜(20)，在其上配置上部电极(21)。多个接触插塞(CP0)中的达到成为源极层的扩散层(3)的接触插塞的端部直接连接到贯通层间绝缘膜(IL2)的接触插塞(CP1)的端部上。

主权项

一种半导体装置，其中，具备：配置在半导体衬底上的场效应晶体管；覆盖所述场效应晶体管的第一层间绝缘膜；覆盖所述第一层间绝缘膜的第二层间绝缘膜；具有根据所述场效应晶体管的主电流而能够相变为结晶状态和非晶质状态的相变膜的相变元件；配置在所述半导体衬底上的多层布线层，所述多层布线层的最下层布线配置在所述第二层间绝缘膜上，所述第一层间绝缘膜具有贯通所述第一层间绝缘膜、并与所述场效应晶体管的第一和第二扩散层接触的多个第一层接触插塞，所述第二层间绝缘膜具有贯通所述第二层间绝缘膜、并与所述最下层布线接触的多个第二层接触插塞，所述相变元件配置在所述第一层间绝缘膜上，并且其下表面与所述多个第一层接触插塞中的到达所述第一扩散层的第一插塞的端面接触，所述多个第一层接触插塞中的到达所述第二扩散层的第二插塞和作为所述多个第二层接触插塞之一的第三插塞直接连接，构成两联插塞，所述相变元件具有配置在所述相变膜和所述第一层间绝缘膜之间的薄膜绝缘膜，所述薄膜绝缘膜具有能够将所述场效应晶体管的主电流作为透过电流而流过的厚度。