发明名称 |
一种基于交换芯片的12路SRIO数据总线拓扑结构设计方法 |
摘要 |
本发明使用8路4×全交换的RapidIO交换芯片实现12路4×全交换的拓扑结构设计方法。该方法通过使用支持Serial RapidIO(SRIO)规范1.3的8通道的4×的交换芯片,计算出满足12路4×全交换拓扑结构的最小芯片数。通过高速电路设计,保证12槽位的VPX架构中任意两个模块都可以通过此交换模块实现最高10Gb/s有效带宽的数据交换。该方法属于数字通信领域。 |
申请公布号 |
CN102724095A |
申请公布日期 |
2012.10.10 |
申请号 |
CN201210243088.0 |
申请日期 |
2012.07.10 |
申请人 |
中国船舶重工集团公司第七二四研究所 |
发明人 |
李云飞;翟刚毅 |
分类号 |
H04L12/40(2006.01)I;H04L12/56(2006.01)I |
主分类号 |
H04L12/40(2006.01)I |
代理机构 |
|
代理人 |
|
主权项 |
一种基于交换芯片的12路SRIO数据总线拓扑结构设计方法,包括RapidIO交换拓扑结构设计,其特征在于:采用最少的RapidIO交换芯片实现12路4×全交换。 |
地址 |
210003 江苏省南京市中山北路346号 |