发明名称 |
一种阵列基板及其制造方法和显示装置 |
摘要 |
本发明实施例提供一种阵列基板及其制造方法和显示装置,涉及显示技术领域,通过减少mask工艺次数,降低制造成本,简化工艺流程,提高生产效率。该阵列基板的制造方法包括,在栅绝缘层、半导体有源层、数据线、源极和漏极上依次沉积第一透明导电薄膜和绝缘薄膜;通过一次构图工艺处理形成包括位于像素电极区域的由第一透明导电薄膜形成的与漏极连接的像素电极,位于数据线区域的由所述第一透明导电薄膜形成的数据线附加层,位于像素电极区域、数据线区域、源极区域、漏极区域的覆盖像素电极、数据线附加层、源极、漏极的由绝缘薄膜形成的钝化层;其中,像素电极的边缘位于钝化层的覆盖范围之内。 |
申请公布号 |
CN102723309A |
申请公布日期 |
2012.10.10 |
申请号 |
CN201210195627.8 |
申请日期 |
2012.06.13 |
申请人 |
京东方科技集团股份有限公司;成都京东方光电科技有限公司 |
发明人 |
黄炜赟;玄明花;高永益 |
分类号 |
H01L21/77(2006.01)I;H01L27/02(2006.01)I;G02F1/1362(2006.01)I;G02F1/1343(2006.01)I |
主分类号 |
H01L21/77(2006.01)I |
代理机构 |
北京中博世达专利商标代理有限公司 11274 |
代理人 |
申健 |
主权项 |
一种阵列基板的制造方法,其特征在于,包括:在基板上形成包括栅线、栅极、栅绝缘层、半导体有源层、数据线、源极和漏极的图形;在所述栅绝缘层、所述半导体有源层、所述数据线、所述源极和所述漏极上依次沉积第一透明导电薄膜和绝缘薄膜;通过一次构图工艺处理形成包括位于像素电极区域的由所述第一透明导电薄膜形成的与所述漏极连接的像素电极,位于数据线区域的由所述第一透明导电薄膜形成的数据线附加层,位于像素电极区域、数据线区域、源极区域、漏极区域的覆盖所述像素电极、所述数据线附加层、所述源极、所述漏极的由所述绝缘薄膜形成的钝化层;其中,所述像素电极的边缘位于所述钝化层的覆盖范围之内;在所述钝化层上沉积第二透明导电薄膜,通过构图工艺处理形成具有狭缝的公共电极。 |
地址 |
100015 北京市朝阳区酒仙桥路10号 |