| 发明名称 | 时钟用异步FIFO存储器 | ||
| 摘要 | 本发明公开了一种时钟用异步FIFO存储器，包括：数据输入端、主放大电路、双端口存储单元、逻辑控制电路、读/写地址译码电路、读写控制存储电路和数据输出端，所述数据输入端、主放大电路、双端口存储单元和数据输出端依次连接，所述双端口存储单元分别与读/写地址译码电路和逻辑控制电路相连接，所述读写控制存储电路与读/写地址译码电路相连接。通过上述方式，本发明时钟用异步FIFO存储器能够提高电路速度，简化电路结构，降低生产成本。 | ||
| 申请公布号 | CN102723108A | 申请公布日期 | 2012.10.10 |
| 申请号 | CN201210161477.9 | 申请日期 | 2012.05.23 |
| 申请人 | 常州芯奇微电子科技有限公司 | 发明人 | 陈峰 |
| 分类号 | G11C11/413(2006.01)I | 主分类号 | G11C11/413(2006.01)I |
| 代理机构 | 苏州广正知识产权代理有限公司 32234 | 代理人 | 刘述生 |
| 主权项 | 一种时钟用异步FIFO存储器，其特征在于，包括：数据输入端、主放大电路、双端口存储单元、逻辑控制电路、读/写地址译码电路、读写控制存储电路和数据输出端，所述数据输入端、主放大电路、双端口存储单元和数据输出端依次连接，所述双端口存储单元分别与读/写地址译码电路和逻辑控制电路相连接，所述读写控制存储电路与读/写地址译码电路相连接。 | ||
| 地址 | 213000 江苏省常州市钟楼区钟楼经济开发区玉龙路6号钟楼高新技术创业服务中心大楼6663号 | ||