发明名称 | 一种适用于片上网络系统的链路层容错电路设计 | ||
摘要 | 本发明属于集成电路设计技术领域,具体为一种适用于片上网络系统的链路层容错电路设计。该片上网络采用mesh拓扑结构,简单有效;路由算法采用XY固定路由算法,从而有效避免死锁的发生;流控采用虫孔方法,可以有效降低包的延迟时间。每个节点有东、西、南、北、本地5个方向,由数据链路接收端link_rx、输入buffer缓冲器、路由计算部件、仲裁器、交叉开关、数据链路发送端link_tx及本地节点接收lp_buf缓冲器组成。在不增加冗余连线的情况下,通过重组包/恢复包的方法进行低延迟的分离传输。通过这种方式可以提高片上网络系统的可靠性,提高链路层的利用率。本发明能够较好地应用于片上网络系统。 | ||
申请公布号 | CN102724115A | 申请公布日期 | 2012.10.10 |
申请号 | CN201210179489.4 | 申请日期 | 2012.06.04 |
申请人 | 复旦大学 | 发明人 | 韩军;房达斌;李辉楷;曾晓洋 |
分类号 | H04L12/56(2006.01)I | 主分类号 | H04L12/56(2006.01)I |
代理机构 | 上海正旦专利代理有限公司 31200 | 代理人 | 陆飞;盛志范 |
主权项 | 一种适用于片上网络系统的链路层容错电路,其特征在于:节点分为东、西、南、北及本地共5个方向;在东、西、南、北4个方向上,数据链路部件包括:数据链路接收端link_rx、输入端buffer缓冲器 、路由计算部件rc、仲裁器、数据链路发送端link_tx;本地方向的数据链路包括:数据链路接收端link_rx、本地节点接收lp_buf缓冲器、路由计算部件rc、仲裁器、数据链路发送端link_tx ; 其中,对于东、西、南、北4个方向上,数据链路接收端link_rx接收链路的数据,存进输入端的buffer缓冲器,经过路由计算部件rc计算,确定路由方向,在输出端口各发送数据经过仲裁器仲裁,依次经mux选择器输出,通过链路发送端link_tx发送到链路中;若路由目的地为本地节点,数据链路接收端link_rx接收链路的数据后,将此数据存入本地节点lp_buf缓冲器中。 | ||
地址 | 200433 上海市杨浦区邯郸路220号 |