一种适用于层间并行译码器的QC-LDPC码构造方法

摘要

本发明涉及一种适用于层间并行译码器的QC-LDPC码构造方法，1）初始化QC-LDPC码校验矩阵参数；根据并行行分层译码器电路要求设置延迟值Γ；设置QC-LDPC码校验矩阵H中循环偏移量基础矩阵Hb的每一行的偏移量Roffset(i)；2）利用Block-PEG算法构造QC-LDPC码的循环偏移量基础矩阵Hb，构造所述H矩阵对应的基础校验矩阵二分图的连接及权重时，满足条件：同一变量节点与校验节点的任意两个连接之间的权重间距Δ不小于设置的延迟值，即满足Δ≥Γ；3）根据构造得到的循环偏移量基础矩阵Hb，填充相应偏移量的循环偏移单位矩阵和全0矩阵，得到最终QC-LDPC码的校验矩阵H。本发明方法基于PEG算法，在QC-LDPC码设计过程中，规划了校验矩阵中每列的偏移量间距，保证所造码能适用于全并行行分层译码器结构。

主权项

一种适用于层间并行译码器的QC‑LDPC码构造方法，其步骤如下：1）初始化QC‑LDPC码校验矩阵参数；根据并行行分层译码器电路要求设置延迟值Γ；设置QC‑LDPC码校验矩阵H中循环偏移量基础矩阵Hb的每一行的偏移量Roffset(i)；2）利用Block‑PEG算法构造QC‑LDPC码的循环偏移量基础矩阵Hb，构造所述H矩阵对应的基础校验矩阵二分图的连接及权重时，满足条件：同一变量节点与校验节点的任意两个连接之间的权重间距Δ不小于设置的延迟值，即满足Δ≥Γ；3）根据构造得到的循环偏移量基础矩阵Hb，填充相应偏移量的循环偏移单位矩阵和全0矩阵，得到最终QC‑LDPC码的校验矩阵H。