| 主权项 |
一种产生存储器晶片的测试样式的装置，其特征在于，包含：一第一逻辑电路，具有一第一输入端，用以接收一第一样式讯号，一第二输入端，用以接收一第二样式讯号，及一输出端，用以输出一样式致能讯号，其中该第一逻辑电路是用以根据该第一样式讯号与该第二样式讯号，产生并输出该样式致能讯号，其中：该第一逻辑电路为一第一异或非门，且用以对该第一样式讯号与该第二样式讯号执行一异或非逻辑运算，产生该样式致能讯号；一第二逻辑电路，具有一第一输入端，用以接收一存储器区块讯号，一第二输入端，用以接收一分段讯号，一第三输入端，耦接于该第一逻辑电路的输出端，用以接收该样式致能讯号，一第一输出端，用以输出一第一预输入输出讯号，及一第二输出端，用以输出一第二预输入输出讯号，其中该第二逻辑电路是用以根据该存储器区块讯号与该分段讯号，产生该第一预输入输出讯号与该第二预输入输出讯号，以及根据该样式致能讯号，输出该第一预输入输出讯号与该第二预输入输出讯号；其中，该第二逻辑电路包含：一第二异或门，具有第一输入端，耦接于该第二逻辑电路的第一输入端，一第二输入端，耦接于该第二逻辑电路的第二输入端，及一输出端，耦接于该第二逻辑电路的第一输出端，其中该第二异或门是用以对该存储器区块讯号与该分段讯号执行一异或逻辑运算，产生该第一预输入输出讯号；一第二异或非门，具有第一输入端，耦接于该第二逻辑电路的第一输入端，一第二输入端，耦接于该第二逻辑电路的第二输入端，及一输出端，耦接于该第二逻辑电路的第二输出端，其中该第二异或非门是用以对该存储器区块讯号与该分段讯号执行一异或非逻辑运算，产生该第二预输入输出讯号；一第一反相器，具有一第一端，耦接于该第一逻辑电路的输出端，及一第二端，用以输出一反相的样式致能讯号；一第二反相器，具有一第一端，耦接于该第一逻辑电路的输出端，及一第二端，用以输出该反相的样式致能讯号；一第一传输门，具有一第一端，耦接于该第一反相器的第二端，一第二端，耦接于该第二异或门的输出端，一第三端，耦接于该第一逻辑电路的输出端，及一第四端，耦接于该第二逻辑电路的第一输出端，其中该第一传输门是用以 根据该样式致能讯号与该反相的样式致能讯号，传输该第一预输入输出讯号；一第二传输门，具有一第一端，耦接于该第二反相器的第二端，一第二端，耦接于该第二异或非门的输出端，一第三端，耦接于该第一逻辑电路的输出端，及一第四端，耦接于该第二逻辑电路的第二输出端，其中该第二传输门是用以根据该样式致能讯号与该反相的样式致能讯号，传输该第二预输入输出讯号；一第一开关，具有第一端，耦接于该第二逻辑电路的第一输出端，一第二端，耦接于该第一反相器的第二端，及一第三端，耦接于一地端；及一第二开关，具有第一端，耦接于该第二逻辑电路的第二输出端，一第二端，耦接于该第二反相器的第二端，及一第三端，耦接于该地端；一第一异或门，具有第一输入端，用以接收一第三输入输出讯号，一第二输入端，耦接于该第一逻辑电路的第二输入端，用以接收该第二样式讯号，一输出端，用以输出一第一致能讯号，其中该第一异或门是用以对该第三输入输出讯号及该第二样式讯号，执行一异或逻辑运算，产生并输出该第一致能讯号；及一第三逻辑电路，具有一第一输入端，耦接于该第一异或门的输出端，用以接收该第一致能讯号，一第二输入端，耦接于该第二逻辑电路的第一输出端，用以接收该第一预输入输出讯号，一第三输入端，耦接于该第二逻辑电路的第二输出端，用以接收该第二预输入输出讯号，一第一输出端，用以输出一第一输入输出讯号，及一第二输出端，用以输出一第二输入输出讯号，其中该第三逻辑电路是用以根据该第一致能讯号、该第一预输入输出讯号及该第二预输入输出讯号，产生并输出该第一输入输出讯号与该第二输入输出讯号；其中：该第三逻辑电路包含：一第三异或门，具有第一输入端，耦接于该第三逻辑电路的第二输入端，一第二输入端，耦接于该第三逻辑电路的第一输入端，及一输出端，耦接于该第三逻辑电路的第一输出端，其中该第三异或门是用以对该第一致能讯号与该第一预输入输出讯号执行一异或逻辑运算，产生该第一输入输出讯号；及一第四异或门，具有第一输入端，耦接于该第三逻辑电路的第三输入端，一第二输入端，耦接于该第三逻辑电路的第一输入端，及一输出端，耦接于该第三逻辑电路的第二输出端，其中该第四异或门是用以对该第一致能讯号与该第二预输入输出讯号执行一异或逻辑运算，产生该第二输入输出讯号；其中该第一输入输出讯号与该第二输入输出讯号是用以对该存储器晶片内 的每一存储单元写入一特定逻辑电位。 |
