| 主权项 |
基于FPGA的小波变换实现结构，其特征是包括：输入多路复用器：检测到在线数据流后，输入多路复用器会执行两个功能：第一，交错在线数据和已被选定为进一步分解或滤波的低通数据；第二，将传入的数据流划分成由提升滤波器所需的奇偶时钟周期，也输出提升滤波器模块中用来选择各自分解层次的存储寄存器的地址信息；提升滤波器模块：根据提升算法对输入数据进行低通或高通过滤，提升滤波器模块的操作由配置寄存器来控制；所述提升滤波器模块包括：提升滤波器模块的第一输入端连接加法器的输入端，提升滤波器模块的第二输入端连接第一二选一选择器的第一输入端和第二二选一选择器的第一输入端，提升滤波器模块的第二输入端还通过存储寄存器作为一个延时块连接第一二选一选择器的第二输入端和第二二选一选择器的第二输入端，第一二选一选择器的输出端经过乘法器连接加法器的输入端，加法器和第二二选一选择器的输出经过尺度调整器输出，乘法器、加法器、存储寄存器分别连接配置寄存器；提升滤波器模块根据给定的数据表独立计算不同时刻的不同数据流，最后经尺度调整器输出各分解层次的低通、高通滤波器的小波变换系数；可配置的交叉开关单元：是一个二输入二输出的选择单元，通过配置信息可以选择是按照对应输出还是交叉输出，决定是单提升还是双提升，即允许提升方案的交替结构；反馈延时组：用于缓冲所述提升滤波器模块计算的低通输出数据以及重新安排低通输出数据在预定的时序，再将它们送入下一个提升滤波器模块的输入端；延时寄存器组：在每一步单独的提升指令的计算中，乘法器的输入要么是直接的，要么是延迟的，被延迟的数据将被存储在寄存器单元，称为延时寄存器组；延时寄存器组有一个地址输入，这个地址需要存储每层的小波分解的中间值；地址发生器：用来选择要求分解层次的存储寄存器；所述输入多路复用器的输出端依次连接可配置的交叉开关单元、提升滤波器模块、延时寄存器组，地址发生器的输出端连接输入多路复用器和反馈延时组。 |
