| 发明名称 | 金属栅极堆叠的形成方法及具有金属栅极堆叠的集成电路 | ||
| 摘要 | 一种半导体元件的金属栅极堆叠的形成方法及具有金属栅极堆叠的集成电路，该方法包括于半导体基底上形成高介电常数材料层；于高介电常数材料层上形成导电材料层；采用多晶硅于n型场效应晶体管区形成第一虚置栅极及于p型场效应晶体管区形成第二虚置栅极；于半导体基底上形成层间介电材料；对半导体基底进行第一化学机械研磨工艺；自第一虚置栅极移除多晶硅以形成第一栅极沟槽；形成n型金属至第一栅极沟槽；对半导体基底进行第二化学机械研磨工艺；自第二虚置栅极移除多晶硅以形成第二栅极沟槽；形成p型金属至第二栅极沟槽；以及对半导体基底进行第三化学机械研磨工艺。本发明的nMOSFET与pMOSFET的效能可以获最佳化与提升。 | ||
| 申请公布号 | CN101707190B | 申请公布日期 | 2012.10.03 |
| 申请号 | CN200910168339.1 | 申请日期 | 2009.08.27 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 钟昇镇;郑光茗;庄学理 |
| 分类号 | H01L21/8238(2006.01)I;H01L21/28(2006.01)I;H01L27/092(2006.01)I;H01L29/78(2006.01)I;H01L29/40(2006.01)I | 主分类号 | H01L21/8238(2006.01)I |
| 代理机构 | 隆天国际知识产权代理有限公司 72003 | 代理人 | 姜燕;陈晨 |
| 主权项 | 一种半导体元件的金属栅极堆叠的形成方法，包括：于一半导体基底上形成一氧化硅层；于该氧化硅层上形成一高介电常数材料层；于该高介电常数材料层上形成一导电材料层；采用一多晶硅于一n型场效应晶体管区形成一第一虚置栅极及于一p型场效应晶体管区形成一第二虚置栅极；于该半导体基底上形成一层间介电材料；对该半导体基底进行一第一化学机械研磨工艺；自该第一虚置栅极移除该多晶硅以形成一第一栅极沟槽；形成一n型金属至该第一栅极沟槽；对该半导体基底进行一第二化学机械研磨工艺；自该第二虚置栅极移除该多晶硅以形成一第二栅极沟槽；形成一p型金属至该第二栅极沟槽；以及对该半导体基底进行一第三化学机械研磨工艺。 | ||
| 地址 | 中国台湾新竹市 | ||