| 发明名称 | 集成电路 | ||
| 摘要 | 一种带隙设计的SONOS元件结构，其用于具有各种AND架构的设计来执行源极侧注入编程方法。BE-SONOS元件结构包含分隔氧化物，其安置在覆盖氧化物-氮化物-氧化物-氮化物-氧化物堆栈的控制栅极与覆盖栅极氧化物的次栅之间。在第一实施例中，BE-SONOS次栅AND阵列架构被构造成具有次栅线和扩散位线的多列SONONOS元件。在第二实施例中，BE-SONOS次栅反转位线AND架构被构造成具有次栅反转位线但不具有扩散位线的多列SONONOS元件。 | ||
| 申请公布号 | CN101521207B | 申请公布日期 | 2012.10.03 |
| 申请号 | CN200910127494.9 | 申请日期 | 2007.01.23 |
| 申请人 | 旺宏电子股份有限公司 | 发明人 | 吕函庭;连浩明 |
| 分类号 | H01L27/115(2006.01)I;H01L29/792(2006.01)I;H01L29/78(2006.01)I;G11C16/02(2006.01)I;G11C16/10(2006.01)I | 主分类号 | H01L27/115(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 梁爱荣 |
| 主权项 | 1.一种集成电路，其特征是：半导体基底；多个‘与’组件结构，包括：多个第一平行结构，位于所述半导体基底之上，所述多个第一平行结构中的各平行结构包括次栅，所述次栅经设置以在位于所述多个第一平行结构中的各平行结构下的所述半导体基底中产生反转层；以及多个第二平行结构，位于所述半导体基底之上，所述多个第二平行结构与所述多个第一平行结构实质上垂直，所述多个第二平行结构中的各平行结构包括：穿隧电介质，位于所述半导体基底上，所述穿隧电介质包括邻近所述半导体基底的第一氧化硅层、位于所述第一氧化硅层上的氮化硅层以及位于所述氮化硅层上的氧化硅层；电荷存储层，位于所述穿隧电介质上，所述电荷存储层为氮化硅层；障碍氧化物，位于所述电荷存储层上；以及控制栅极，位于所述障碍氧化物上；所述第一氧化硅层的厚度为<img file="FDA00001650521600011.GIF" wi="101" he="50" />以下、所述氮化硅层的厚度为<img file="FDA00001650521600012.GIF" wi="102" he="50" />以下以及所述氧化硅层的厚度为<img file="FDA00001650521600013.GIF" wi="101" he="50" />以下，并且所述电荷存储层的厚度为超过<img file="FDA00001650521600014.GIF" wi="121" he="50" /> | ||
| 地址 | 中国台湾新竹科学工业园区力行路16号 | ||