万用半导体测试结构阵列

摘要

本发明公开一种半导体测试结构阵列包含：一可定址阵列，包含一列解码器及一行解码器；多个单位单元，包含配置在可定址阵列内的待测元件，其中该待测元件的总数为2Mx2N个，并且M表示该行解码器的位数，N表示该列解码器的位数，行解码器分别将2M个行定址信号输入至对应单位单元，列解码器分别将2N个列定址信号输入至对应单位单元；一输入/输出总线，与所述多个单位单元电性耦合；以及一存取控制电路，包含多个控制传输栅，在每个单位单元内根据所述列定址信号以及所述行定址信号控制多个控制传输栅，使该输入/输出总线输入至少一测试信号至一个或多个待测元件，并自所述一个或多个待测元件输出至少一测试结果至输入/输出总线。

主权项

一种半导体测试结构阵列，包含：一可定址阵列，包含一列解码器及一行解码器；多个单位单元，包含配置在可定址阵列内的待测元件，其中该待测元件的总数为2Mx2N个，并且M表示该行解码器的位数，N表示该列解码器的位数，该行解码器分别将2M个行定址信号输入至相对应的所述多个单位单元，该列解码器分别将2N个列定址信号输入至相对应的所述多个单位单元；一输入/输出总线，与所述多个单位单元电性耦合；以及一存取控制电路，包含多个控制传输栅，在每个单位单元内根据所述列定址信号以及所述行定址信号控制所述多个控制传输栅，使该输入/输出总线输入至少一测试信号至一个或多个待测元件，并自所述一个或多个待测元件输出至少一测试结果至该输入/输出总线。