发明名称 |
通过位线浮动对存储器编程以减少沟道到浮栅的耦合 |
摘要 |
在存储元件的编程期间,对沟道到浮栅的耦合效应进行补偿以避免增加的编程速度以及阈值电压分布扩宽。通过将所选择的存储元件的位线接地直至其达到在其目标数据状态的目标验证电平以下的验证电平,随后使位线浮动以使得编程速度减慢,可以调整编程速度。触发浮动的验证电平可以是作为在目标数据状态以下的一个或更多个状态的数据状态的目标验证电平。或者,触发浮动的验证电平可以是目标数据状态的偏移验证电平。一种选择是在位线浮动之前升高位线电压以进入慢编程模式,在该情况下存在双减慢。 |
申请公布号 |
CN102714058A |
申请公布日期 |
2012.10.03 |
申请号 |
CN201080062234.9 |
申请日期 |
2010.11.22 |
申请人 |
桑迪士克技术有限公司 |
发明人 |
李艳;阿努夫霍·克汗代勒沃尔 |
分类号 |
G11C16/04(2006.01)I;G11C16/10(2006.01)I;G11C11/56(2006.01)I |
主分类号 |
G11C16/04(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
王萍;陈炜 |
主权项 |
一种存储系统,包括:存储元件集合(400),包括要被编程到目标数据状态的至少一个存储元件;与每个存储元件相关联的相应的位线(321,341,361);以及一个或更多个控制电路(510,550),为了针对所述存储元件集合执行编程操作的多编程迭代,所述一个或更多个控制电路执行以下操作:(a)在所述至少一个存储元件的相应的位线接地的情况下,将编程脉冲施加到所述存储元件集合,直至所述至少一个存储元件达到在所述至少一个存储元件的目标数据状态的目标验证电平(Vva,Vvb)以下的验证电平(VvaL,VvbL),以及(b)响应于所述至少一个存储元件达到在所述至少一个存储元件的目标数据状态的目标验证电平以下的所述验证电平,在所述至少一个存储元件的相应的位线浮动的情况下,将编程脉冲施加到所述存储元件集合,直至所述至少一个存储元件达到所述目标数据状态的所述目标验证电平。 |
地址 |
美国德克萨斯州 |