数字PLL装置

摘要

输入时钟分频单元(5)将输入时钟进行分频，输入时钟倍频单元(6)使输入时钟进行倍频。工作时钟选择单元(7)根据频率检测单元(8)的频率检测结果来选择输入时钟为高速时被分频后的时钟或输入时钟为低速时被倍频后的时钟作为工作时钟而输出到相位比较单元(2)。相位比较单元(2)以分频或倍频后的时钟进行工作，控制振荡单元(3)以使得基准信号与比较信号的相位差变为零，并使输出时钟进行跟踪。

主权项

一种数字PLL装置，包括：工作时钟生成单元，其将输入时钟被倍频后的时钟作为工作时钟来进行输出；n分频单元，其对上述输入时钟进行n分频来输出基准信号，其中n是自然数；相位比较单元，其根据上述工作时钟进行工作，并比较上述基准信号与比较信号来输出控制信号；振荡单元，其根据上述控制信号使输出时钟的振荡频率发生变化；以及m分频单元，其对上述输出时钟进行m分频来输出上述比较信号，其中m是自然数。