用于物理失效分析的改进型可寻址测试芯片及制作方法

摘要

本发明公开了一种用于物理失效分析的改进型可寻址测试芯片，包括测试单元、周围地址译码电路、信号选择电路以及用于物理失效分析的PAD阵列。本发明还公开了一种用于物理失效分析的改进型可寻址测试芯片的制作方法，包括如下步骤：(1)测试单元版图设计；(2)信号选择电路设计；(3)周围地址译码电路设计；(4)用于物理失效分析的PAD阵列设计；(5)测试芯片整合；(6)测试芯片生产；(7)测试芯片测量。本发明测试芯片通过采用类似记忆体芯片的周围译码电路，并引入用于物理失效分析的PAD阵列，提高了芯片的面积利用率，既可以进行电学失效分析，也可以进行物理失效分析。

主权项

一种用于物理失效分析的改进型可寻址测试芯片，包括周围地址译码电路、信号选择电路和测试单元，其特征在于：还包括用于物理失效分析的PAD阵列，所述的用于物理失效分析的PAD阵列是给物理失效分析所用的仪器探针提供连接，其包括控制所述的信号选择电路中行导通管通断的控制PAD阵列以及为测试单元提供测试电压的信号PAD阵列；每个控制PAD与信号选择电路中对应的行上的所有行导通管的控制端相连，每个信号PAD与信号选择电路中对应的列上的所有行导通管的输入端相连。