发明名称 |
一种具有可变纠错能力的非易失性存储系统及方法 |
摘要 |
本发明公开了一种具有可变纠错能力的非易失性存储系统,该系统包括:系统总线接口模块、RS编码器、RS解码器、NAND读写时序产生器和纠错能力配置模块,纠错能力配置模块通过总线接口模块与外界进行指令输入与纠错信息反馈,所述纠错能力配置模块根据指令分别对RS编码器和RS解码器进行纠错能力配置,并分别将从RS编码器和RS解码器得到的反馈信息通过总线接口模块输出。本发明所述系统兼顾了速度和纠错能力的双方面考虑,实现了不同的工作环境下调节纠错能力,以获得最佳的纠错配置。 |
申请公布号 |
CN101499325B |
申请公布日期 |
2012.10.03 |
申请号 |
CN200810065345.X |
申请日期 |
2008.02.03 |
申请人 |
深圳艾科创新微电子有限公司 |
发明人 |
吴焯焰;郑涛;常军锋;刘俊秀;石岭 |
分类号 |
G11C29/42(2006.01)I;G11C29/40(2006.01)I;H03M7/30(2006.01)I |
主分类号 |
G11C29/42(2006.01)I |
代理机构 |
|
代理人 |
|
主权项 |
一种具有可变纠错能力的非易失性存储系统,该系统包括:系统总线接口模块(101)、RS编码器(102)、RS解码器(103)和NAND读写时序产生器(105),数据通过系统总线经总线接口模块(101)、RS编码器(102)、NAND读写时序产生器(105)和闪存接口写入存储系统,通过闪存接口经NAND读写时序产生器(105)、RS解码器(103)和总线接口模块(101)进行读操作,其特征在于,所述系统还包括纠错能力配置模块(104),该模块通过总线接口模块(101)与外界进行指令输入与纠错信息的反馈,所述纠错能力配置模块(104)根据指令分别对RS编码器(102)和RS解码器(103)进行纠错能力配置,并分别将从RS编码器(102)和RS解码器(103)得到的反馈信息通过总线接口模块(101)输出。 |
地址 |
518057 广东省深圳市南山区高新区科技中二路软件园一期4栋4楼406-421室 |