发明名称 |
超结VDMOS器件及其制造方法 |
摘要 |
本发明公开了一种超结VDMOS器件的制造方法,包括步骤:利用正面工艺,在N+硅基片的正面形成第一部分交替P型N型薄层,并形成超结VDMOS器件的P阱、栅氧、多晶硅栅、源区以及栅极和源极;将N+硅基片的背面减薄,使N+硅基片的厚度为1微米~6微米;利用背面工艺,在N+硅基片的背面进行有图形的杂质的注入,形成第二部分交替P型N型薄层;之后再完成背面金属淀积形成漏极。本发明在工艺难度不加大的情况下,能够制造出具有更高的高宽比的交替P型N型薄层,提高超结VDMOS器件的耐压性能;同时也能降低成本。 |
申请公布号 |
CN102157377B |
申请公布日期 |
2012.10.03 |
申请号 |
CN201010108871.7 |
申请日期 |
2010.02.11 |
申请人 |
上海华虹NEC电子有限公司 |
发明人 |
肖胜安 |
分类号 |
H01L21/336(2006.01)I;H01L29/78(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
上海浦一知识产权代理有限公司 31211 |
代理人 |
丁纪铁 |
主权项 |
一种超结VDMOS器件的制造方法,其特征在于,包括如下步骤:步骤一、利用正面工艺,在N+硅基片的正面形成第一部分交替P型N型薄层,所述第一部分交替P型N型薄层的P型薄层和N型薄层为横向交替排列;并形成所述超结VDMOS器件的P阱、栅氧、多晶硅栅、源区以及栅极和源极;步骤二、将所述N+硅基片的背面减薄,使所述N+硅基片的厚度为1微米~6微米;步骤三、利用背面工艺,在所述N+硅基片的背面进行有图形的杂质的注入,形成第二部分交替P型N型薄层,所述第二部分交替P型N型薄层的P型薄层和N型薄层为横向交替排列,所述第二部分交替P型N型薄层对应的P型薄层和N型薄层分别处于所述第一部分交替P型N型薄层的P型薄层和N型薄层的下方;之后再完成背面金属淀积形成漏极。 |
地址 |
201206 上海市浦东新区川桥路1188号 |