一种时钟切换电路

摘要

本发明公告了一种时钟切换电路，包括：第一、第二数据选择器，第一、第二同步电路和第一、第二门控电路；两路时钟输入信号均分别输入至第一、第二数据选择器，第一、第二同步电路的输出信号和外部输入的时钟切换信号分别输入至第一门控电路的三个输入端；所述第一门控电路的两路输出信号分别输入第一、第二同步电路，其中第一同步电路输入端与第一数据选择器的输出端连接，第二同步电路的输入端与第二数据选择器的输出端连接；第二门控电路的四个输入端分别与第一、第二数据选择器及第一、第二同步电路的输出端相连，第二门控电路的输出端输出时钟信号。所述电路结构能够保证时钟信号切换时无毛刺产生，且具有单、双时钟信号可切换功能。

主权项

一种时钟切换电路，其特征在于，该电路包括：第一数据选择器(301)、第二数据选择器(302)、第一同步电路(303)、第二同步电路(304)、第一门控电路(305)和第二门控电路(306)；两路时钟输入信号CLK0、CLK1均分别输入至第一数据选择器(301)、第二数据选择器(302)，所述两个数据选择器均分别设置有控制端；第一同步电路(303)、第二同步电路(304)的输出信号和外部输入的时钟切换信号依次分别输入至第一门控电路(305)的第一至三输入端；所述第一门控电路(305)的两路输出信号分别输入至第一同步电路(303)的第一输入端和第二同步电路(304)的第一输入端，其中第一同步电路(303)的第二输入端与第一数据选择器(301)的输出端连接，第二同步电路(304)的第二输入端与第二数据选择器(302)的输出端连接；所述第二门控电路(306)的第一至四输入端依次分别与第一数据选择器(301)、第一同步电路(303)、第二同步电路(304)和第二数据选择器(302)的输出端相连，第二门控电路(306)的输出端输出时钟信号；其中，所述第一门控电路(305)包括非门(111)、第一或非门(109)和第二或非门(110)，第一门控电路(305)的第三输入端信号经非门(111)后与第一输入端信号输入至第一或非门(109)，后经第一输出端输出，第二输入端信号与第三输入端信号输入至第二或非门(110)后经第二输出端输出；所述第二门控电路(306)包括或门(112)、第一与门(107)和第二与门(108)，第二门控电路(306)的第一与第二输入端的输入信号在第一与门(107)相与，第三与第四输入端的输入信号在第二与门(108)相与，第一与门(107)与第二与门(108)的输出信号输入至或门(112)相或后输出；所述第一同步电路(303)包括第一D触发器(103)和第二D触发器(104)，所述第一D触发器(103)和第二D触发器(104)为下降沿触发；第一D触发器(103)与第二D触发器(104)串联，第一同步电路(303)的第一输入端信号分别输入至两个D触发器的时钟输入端，第二输入端信 号输入至第一D触发器(103)的数据输入端D，输出信号由第二D触发器(104)的输出端Q输出；所述第二同步电路(304)包括第三D触发器(105)和第四D触发器(106)，所述第三D触发器(105)和第四D触发器(106)为下降沿触发；第三D触发器(105)与第四D触发器(106)串联，第二同步电路(304)的第一输入端信号分别输入至两个D触发器的时钟输入端，第二输入端信号输入至第三D触发器(105)的数据输入端D，输出信号由第四D触发器(106)的输出端Q输出。