发明名称 使用应力记忆技术的半导体器件制造方法
摘要 本发明公开了一种使用应力记忆技术的半导体器件制造方法,本发明的使用应力记忆技术的半导体器件制造方法,形成应力层后并不全部去除,而是选择性刻蚀需形成金属硅化物区域上的应力层,以在所述需形成金属硅化物区域上的栅极结构侧壁形成侧墙,直接利用侧墙作为自对准金属硅化物阻挡层,在暴露出的源/漏区和栅极结构上形成金属硅化物层,从而简化了工艺步骤;进一步的,形成金属硅化物层之后去除侧墙,采用应力邻近效应技术,使得CESL应力层更加邻近沟道,有利于提高器件的性能。
申请公布号 CN102709250A 申请公布日期 2012.10.03
申请号 CN201210208961.2 申请日期 2012.06.21
申请人 上海华力微电子有限公司 发明人 郑春生
分类号 H01L21/8238(2006.01)I 主分类号 H01L21/8238(2006.01)I
代理机构 上海思微知识产权代理事务所(普通合伙) 31237 代理人 陆花
主权项 一种使用应力记忆技术的半导体器件制造方法,包括:提供衬底,所述衬底上形成有栅极结构,所述衬底中形成有源/漏区;在所述衬底和栅极结构上形成应力层,并进行退火处理;刻蚀需形成金属硅化物区域上的应力层,以在所述需形成金属硅化物区域上的栅极结构侧壁形成侧墙;在暴露出的源/漏区和栅极结构上形成金属硅化物层。
地址 201203 上海市浦东新区张江高科技园区高斯路497号