发明名称 |
一种并行指令打包方法 |
摘要 |
并行指令打包方法,应用于处理器结构体系装置中的分发装置部分,在处理器体系的运行过程中,能够加快指令的分发操作。所述处理器结构体系装置包括:存储装置,用来存储并行指令包代码和数据;取指装置,该装置从主存储装置中读取并行指令包代码;指令分发装置,该装置对并行指令包代码进行分析,然后分解成多个指令,并将它们送到不同的译码装置中;译码装置,该装置对单个指令进行译码操作;执行装置,该装置根据译码结果执行对应的操作。 |
申请公布号 |
CN102707929A |
申请公布日期 |
2012.10.03 |
申请号 |
CN201210104921.3 |
申请日期 |
2012.04.12 |
申请人 |
江苏中科芯核电子科技有限公司 |
发明人 |
孙瑞琛 |
分类号 |
G06F9/38(2006.01)I |
主分类号 |
G06F9/38(2006.01)I |
代理机构 |
北京瑞思知识产权代理事务所(普通合伙) 11341 |
代理人 |
李涛 |
主权项 |
一种并行指令打包方法,其特征在于包括:步骤1:将一个或多个单独的指令,组合在一起,形成并行指令组合;步骤2:根据步骤1所得并行指令组合的各种信息,写入到一个长度可变的信息字段中;步骤3:将步骤1所得并行指令组合,以及步骤2所得的信息字段,组成一个指令包。 |
地址 |
215500 江苏省常熟东南大道东南国际大厦808室 |