一种使用有限状态机控制FIFO之间读写的装置及方法

摘要

本发明公开了一种使用有限状态机控制FIFO之间读写的装置，它包括依次连接的图像传感器、FPGA和DSP芯片，所述DSP芯片通过FPGA连接上位机，其特征在于：所述FPGA中的3个FIFO的读、空信号均由FSM有限状态机控制，FSM有限状态机还控制1个用于写的FIFO的写、满信号。本发明的有益效果在于：利用FSM有限状态机方法把FIFO之间读写的控制转化为状态控制，简化了设计过程，缩短了设计周期，相比传统的FIFO之间读写的控制，状态机更加高效，稳定。

主权项

一种使用有限状态机控制FIFO之间读写的装置，它包括依次连接的图像传感器、FPGA和DSP芯片，所述DSP芯片通过FPGA连接上位机，其特征在于，所述FPGA中3个用于读的FIFO的读、空信号均由FSM有限状态机控制，FSM有限状态机还控制1个用于写的FIFO的写、满信号。