半导体器件

摘要

本发明涉及一种半导体器件。在半导体器件中，下部多层互连结构、中间通孔级绝缘间层、以及上部多层互连结构被按照此顺序堆叠在平面图中与焊盘重叠的区域中；上部多层互连结构的上部互连和通孔被形成为连接至焊盘布置区域中的焊盘；中间通孔级绝缘间层不具有形成在其中的连接上部多层互连结构中的通孔或者互连与下部多层互连结构中的通孔或者互连的导电材料层；并且由被包含在下部多层互连结构中的通孔级绝缘间层中的通孔占据的面积的比率小于由被包含在上部多层互连结构中的通孔级绝缘间层中的通孔占据的面积的比率。

主权项

一种半导体器件，包括：基板；多层互连结构，所述多层互连结构形成在所述基板的上方，并且至少在一部分层中包含由低k膜组成的绝缘间层；以及焊盘，所述焊盘形成在所述基板的上方的所述多层互连结构的上方，所述多层互连结构进一步包括：下部多层互连结构，所述下部多层互连结构具有堆叠在其中的包含形成于在平面图中与所述焊盘重叠的区域中的互连的互连级绝缘间层，和包含形成于在平面图中与所述焊盘重叠的区域中的通孔的通孔级绝缘间层；上部多层互连结构，所述上部多层互连结构具有堆叠在其中的包含形成于在平面图中与所述焊盘重叠的区域中的互连的互连级绝缘间层，和包含形成于在平面图中与所述焊盘重叠的区域中的通孔的通孔级绝缘间层，并且所述上部多层互连结构形成在所述下部多层互连结构的上方；以及中间绝缘膜，所述中间绝缘膜形成在所述下部多层互连结构和所述上部多层互连结构之间，其中在平面图中与所述焊盘重叠的区域中，所述上部多层互连结构中的所述通孔和所述互连形成为与所述焊盘电气地连接，其中在平面图中与所述焊盘重叠的所述区域中，所述中间绝缘膜不具有形成在其中的下述导电材料层，所述导电材料层连接所述上部多层互连结构中的所述通孔或者所述互连与所述下部多层互连结构中的所述通孔或者所述互连，并且其中在平面图中与所述焊盘重叠的所述区域中，由被包含在所述下部多层互连结构中的所述通孔级绝缘间层中的所述通孔占据的面积的比率小于由被包含在所述上部多层互连结构中的所述通孔级绝缘间层中的所述通孔占据的面积的比率。