| 主权项 |
一种薄膜电晶体基板，其包括一第一驱动器、复数相互平行之第一驱动线、复数相互平行并与该第一驱动线绝缘相交之第二驱动线及至少一第一导线；每一第一导线平行绝缘设置于相邻之二第二驱动线之间；至少有一第一驱动线藉由该至少一第一导线与该第一驱动器电连接。如申请专利范围第1项所述之薄膜电晶体基板，其中，该薄膜电晶体基板还包括一第二驱动器，该等第二驱动线与该第二驱动器电连接。如申请专利范围第2项所述之薄膜电晶体基板，其中，于该薄膜电晶体基板上界定一显示区、一端子区及一第一布线区，该端子区及该第一布线区分别位于该显示区相邻之二边缘；该等第一驱动线、第二驱动线及该至少一第一导线位于该显示区，该第一驱动器位于该端子区；该第一布线区包括至少一第二导线，至少一第一驱动线藉由该至少一第二导线与该第一驱动器电连接。如申请专利范围第3项所述之薄膜电晶体基板，其中，该薄膜电晶体基板还包括一第二布线区，该第二布线区设置于该显示区之边缘并与该第一布线区相对，其包括至少一第三导线，至少一第一驱动线藉由该至少一第三导线与该第一驱动器电连接。如申请专利范围第4项所述之薄膜电晶体基板，其中，该等第一驱动线为扫描线，该第一驱动器为扫描驱动器。如申请专利范围第4项所述之薄膜电晶体基板，其中，该等第一驱动线为资料线，该第一驱动器为资料驱动器。一种薄膜电晶体基板，其包括一绝缘基底；于该绝缘基底之一表面设置复数相互平行之第一驱动线、复数相互平行并与该等第一驱动线绝缘垂直相交之第二驱动线、复数像素单元、至少一第一导线及一第一驱动器；该复数像素单元呈矩阵排列，以位于最外围之像素单元为界界定一像素矩阵区域；该至少一第一导线与该第二驱动线平行绝缘，且设置于该像素矩阵区域；至少有一第一驱动线藉由该至少一第一导线与该第一驱动器耦接。如申请专利范围第7项所述之薄膜电晶体基板，其中，该等第二驱动线与该至少一第一导线层叠设置，并位于该至少一第一导线与该绝缘基底之间。如申请专利范围第7项所述之薄膜电晶体基板，其中，该至少一第一导线与该等第二驱动线间隔设置。如申请专利范围第7项所述之薄膜电晶体基板，其中，于该薄膜电晶体基板界定一布线区及一端子区，该布线区及该端子区分别位于该像素矩阵区域相邻之两侧，该薄膜电晶体基板还包括至少一第二导线，其位于该布线区，且与该等第二驱动线平行；至少一第一驱动线藉由该至少一第二导线与该第一驱动器电连接。如申请专利范围第10项所述之薄膜电晶体基板，其中，该薄膜电晶体基板还包括一第二驱动器，该第二驱动器设置于该端子区并与该等第二驱动线电连接。如申请专利范围第10项所述之薄膜电晶体基板，其中，该第一驱动器为扫描驱动器。如申请专利范围第10项所述之薄膜电晶体基板，其中，该第一驱动器为资料驱动器。一种液晶显示装置，其包括一薄膜电晶体基板；该薄膜电晶体基板包括复数相互平行之第一驱动线、复数相互平行并与该第一驱动线绝缘相交之第二驱动线、复数与该第二驱动线平行绝缘之第一导线及一讯号驱动器；至少有一第一导线设置于二相邻之第二驱动线之间；该讯号驱动器包括复数第一引脚及复数第二引脚，该等第一驱动线藉由该等第一导线与该讯号驱动器之第一引脚电连接，该等第二驱动线与该讯号驱动器之第二引脚电连接。如申请专利范围第14项所述之液晶显示装置，其中，该第一引脚与该第二引脚间隔设置。如申请专利范围第15项所述之液晶显示装置，其中，该讯号驱动器用于提供扫描讯号及资料讯号，该扫描讯号自该第一引脚向该第一驱动线传输，该资料讯号自该第二引脚向该第二驱动线传输。如申请专利范围第16项所述之液晶显示装置，其中，于该薄膜电晶体基板上界定一显示区、一端子区及一第一布线区，该端子区及该第一部线区分别位于该显示区相邻之二边缘；该等第一驱动线、第二驱动线及第一导线位于该显示区，该讯号驱动器位于该端子区；该第一布线区包括至少一第二导线，至少一第一驱动线藉由该至少一第二导线与该讯号驱动器之第一引脚电连接。如申请专利范围第17项所述之液晶显示装置，其中，该薄膜电晶体基板还包括一第二布线区，该第二布线区设置于该显示区之边缘并与该第一布线区相对，其包括至少一第三导线，至少一第一驱动线藉由该至少一第三导线与该第一驱动器电连接。 |
