ＣＭＯＳ电晶体及其制作方法

摘要

本发明揭露一种CMOS电晶体的制作方法，系先提供一半导体基底，其定义有至少一PMOS电晶体以及至少一NMOS电晶体，其中该PMOS电晶体之一源极/汲极区域含矽锗化合物(SiGe)；接着进行一碳布植制程，形成一碳掺杂层于该PMOS电晶体之该源极/汲极的上半部，然后形成一金属矽化物于该等源极/汲极上，最后形成一接触洞蚀刻停止层于该PMOS电晶体以及该NMOS电晶体上。如此，藉由形成于该PMOS电晶体之该源极/汲极区域上半部的碳掺杂层，以达到遏止锗外扩(Ge out－diffusion)的现象。

主权项

一种CMOS电晶体的制作方法，包含有：提供一半导体基底，该半导体基底具有至少一PMOS电晶体以及至少一NMOS电晶体，且该PMOS电晶体之源极/汲极系包含锗(Ge)；形成一碳掺杂层于该PMOS电晶体之源极/汲极的上半部；进行一自行对准金属矽化物制程；形成至少一伸张应力薄膜(tensile thin film)覆盖该半导体基底、该NMOS电晶体以及该PMOS电晶体；以及对该伸张应力薄膜进行一表面处理制程。如请求项1所述之制作方法，其中形成该碳掺杂层之方法系利用一碳布植制程。如请求项2所述之制作方法，其中该碳布植制程之布植能量系介于1 KeV到5 KeV之间，布植剂量系介于1013atom/cm2至1016atom/cm2之间。如请求项2所述之制作方法，其中形成该PMOS电晶体之该源极/汲极之方法系包含一重掺杂制程，用以植入P型掺质于该半导体基底，且该碳布植制程系进行于该重掺杂制程之前。如请求项2所述之制作方法，其中形成该PMOS电晶体之该源极/汲极之方法包含一重掺杂制程，用以植入P型掺质于该半导体基底，且该碳布植制程系进行于该重掺杂制程之后。如请求项1所述之制作方法，其中形成该PMOS电晶体之源极/汲极之方法包含以下步骤：进行一蚀刻制程，于该PMOS电晶体内之部分该半导体基底表面形成至少一凹槽；以及进行一选择性磊晶成长(selective epitaxial growth)制程，于该凹槽内形成一矽锗化合物磊晶，其中该碳掺杂层系利用该选择性磊晶成长制程形成。如请求项6所述之制作方法，其中进行该选择性磊晶成长制程时，系加入碳做为掺质。如请求项7所述之制作方法，其中碳的掺杂浓度随该矽锗化合物磊晶的成长而增加。如请求项1所述之制作方法，其中该表面处理制程系包含一快速热处理制程(RTP)或一紫外线硬化(UV curing)制程。如请求项1所述之制作方法，其中该伸张应力薄膜系为一多层(multi-layered)应力薄膜。如请求项10所述之制作方法，其中该多层应力薄膜包含一伸张应力缓冲薄膜(buffered tensile thin film)以及一高伸张应力薄膜，且该伸张应力薄膜之伸张应力值系小于该高伸张应力薄膜。如请求项1所述之制作方法，其中于该伸张应力薄膜形成后，另包含形成一高压缩应力薄膜覆盖于该PMOS电晶体。一种CMOS电晶体，包含：一半导体基底至少一NMOS电晶体，定义于该半导体基底，该NMOS电晶体包含一P型井、一闸极结构设于该P型井之表面以及一源极/汲极设于该闸极结构之两侧；至少一PMOS电晶体，定义于该半导体基底，该PMOS电晶体包含一N型井、一闸极结构设于该N型井之表面以及一源极/汲极设于该闸极结构之两侧，其中该PMOS电晶体之源极/汲极上半部设有一碳掺杂层；以及一接触洞蚀刻停止层覆盖于该NMOS电晶体以及该PMOS电晶体上。如请求项13所述之CMOS电晶体，其中该PMOS电晶体之该源极/汲极系包含锗。如请求项14所述之CMOS电晶体，其中该PMOS电晶体之该源极/汲极系为一矽锗化合物(SiGe)磊晶。如请求项13所述之CMOS电晶体，其中该碳掺杂层的厚度范围介于100埃(angstrom)到500埃之间。如请求项13所述之CMOS电晶体，其中该等源极/汲极表面设有一金属矽化物，且各该金属矽化物的厚度范围介于50埃到500埃之间。如请求项10所述之CMOS电晶体，其中覆盖于该NMOS电晶体上之部分接触洞蚀刻停止层系为一伸张应力薄膜，且覆盖于该PMOS电晶体上之部分接触洞蚀刻停止层系为一高压缩应力薄膜。如请求项18之CMOS电晶体，其中该伸张应力薄膜系为一多层应力薄膜。如请求项19之CMOS电晶体，其中该多层应力薄膜包含一伸张应力缓冲薄膜以及一高应力薄膜，且该伸张应力薄膜之伸张应力强度系小于该高应力薄膜。