发明名称 |
半导体集成电路及接收装置 |
摘要 |
根据实施例,半导体集成电路具备跨导电路、第1负载电路和第2负载电路。上述跨导电路、上述第1负载电路及上述第2负载电路的至少一个具有以下式的参数P降低的方式调节阻抗的阻抗调节部。P=Z01*Z04-Z02*Z03。这里,Z01是从上述第1输出端子看的上述跨导电路的阻抗,Z02是从上述第2输出端子看的上述跨导电路的阻抗,Z03是上述第1负载电路的阻抗,Z04是上述第2负载电路的阻抗。 |
申请公布号 |
CN102694527A |
申请公布日期 |
2012.09.26 |
申请号 |
CN201110275038.6 |
申请日期 |
2011.09.16 |
申请人 |
株式会社东芝 |
发明人 |
织田翔子;出口淳 |
分类号 |
H03H11/28(2006.01)I;H04B1/16(2006.01)I |
主分类号 |
H03H11/28(2006.01)I |
代理机构 |
北京市中咨律师事务所 11247 |
代理人 |
陈海红;段承恩 |
主权项 |
一种半导体集成电路,其特征在于,包括:跨阻抗电路,具有根据输入电压生成第1电流的第1电流生成部和根据上述输入电压生成第2电流的第2电流生成部;第1负载电路,具有将与上述第1电流相应的第1输出电压从第1输出端子输出的第1负载部;第2负载电路,具有将与上述第2电流相应的第2输出电压从第2输出端子输出的第2负载部,上述跨阻抗电路、上述第1负载电路及上述第2负载电路的至少一个具有以使下述(1)式的参数P降低的方式调节阻抗的阻抗调节部,P=Z01*Z04‑Z02*Z03...(1)这里,Z01是从上述第1输出端子看的上述跨阻抗电路的阻抗,Z02是从上述第2输出端子看的上述跨阻抗电路的阻抗,Z03是上述第1负载电路的阻抗,Z04是上述第2负载电路的阻抗。 |
地址 |
日本东京都 |