半导体装置

摘要

本发明提供一种能提高耐压性、简化制造工序的半导体装置。本发明的半导体装置具备：层叠在含有SiC的n+型基板(11)，含有SiC的n型外延层(1)；在外延层(1)的表面层相互隔离地配置的n+型源极区域(5)；被源极区域(5)夹持的p型阱接触区域(2)；与源极区域(5)及p型阱接触区域(2)的基板(11)侧表面相接地配置的p型阱区域(3)；配置为夹持源极区域(5)及p型阱区域(3)的p型阱扩展区域(4)。在从外延层(1)的表面向基板(11)的深度方向，p型阱区域(3)的杂质浓度的浓度峰值位置比p型阱扩展区域(4)的杂质浓度的浓度峰值位置深。

主权项

一种半导体装置，具备：含有碳化硅，由第1主电极区域构成的基板；层叠在所述基板的表面，由碳化硅构成的第1导电型外延层；在所述外延层的表面层相互隔离地配置的第1导电型且在俯视的状态下为四角形状的第2主电极区域；被所述第2主电极区域夹持的第2导电型阱接触区域；与所述第2主电极区域及所述第2导电型阱接触区域的所述基板侧表面相接地配置的第2导电型阱区域；配置为夹持所述第2主电极区域及所述第2导电型阱区域的第2导电型阱扩展区域；隔着栅极绝缘膜而在被所述第2主电极区域及所述外延层的表面露出部夹持的所述第2导电型阱扩展区域的表面配置的栅极电极；与所述第2主电极区域及所述第2导电型阱接触区域的表面共同接触地配置的第2主电极；和配置在所述基板的与表面对置的背面的第1主电极，所述第2主电极区域和所述第2导电型阱区域利用共用的杂质注入用掩模来形成，在从所述外延层的表面向所述基板的深度方向，所述第2导电型阱区域具有的第2导电型杂质的浓度的浓度峰值位置比所述第2导电型阱扩展区域具有的所述第2导电型杂质的浓度的浓度峰值位置深，所述第2导电型阱区域具有的第2导电型杂质的浓度在最深部附近具有峰值，越接近表面越连续、缓慢地降低，所述第2导电型阱扩展区域具有的第2导电型杂质的浓度在最深部附近具有峰值，越接近表面越连续、缓慢地降低，所述第2导电型阱区域的浓度峰值位置的第2导电型杂质的浓度比所述第2导电型阱扩展区域的浓度峰值位置的第2导电型杂质的浓度高，所述第2导电型阱区域具有的第2导电型杂质的峰值浓度为2×1017～3×1018cm‑3，所述第2导电型阱扩展区域具有的第2导电型杂质的峰值浓 度为1×1017～2×1018cm‑3。