发明名称 |
半导体元件 |
摘要 |
一种半导体元件,包括:第1导电型的第1半导体层;第1导电型的第2半导体层,设置在上述第1半导体层上;控制电极,隔着绝缘膜设置在从上述第2半导体层的表面到达上述第1半导体层的第1沟槽内;含有SixGe1-x或SixGeyC1-x-y的第2导电型的第3半导体层,被设置在从上述第2半导体层的表面到达上述第1半导体层且隔着上述第2半导体层与上述第1沟槽邻接的第2沟槽内;第1主电极,与上述第1半导体层连接;以及第2主电极,与上述第3半导体层连接。上述第2半导体层的杂质浓度高于上述第1半导体层的杂质浓度。 |
申请公布号 |
CN102694010A |
申请公布日期 |
2012.09.26 |
申请号 |
CN201210069986.9 |
申请日期 |
2012.03.16 |
申请人 |
株式会社东芝 |
发明人 |
斋藤涉;小野升太郎;仲敏行;谷内俊治;渡边美穗;山下浩明 |
分类号 |
H01L29/06(2006.01)I |
主分类号 |
H01L29/06(2006.01)I |
代理机构 |
永新专利商标代理有限公司 72002 |
代理人 |
徐殿军 |
主权项 |
一种半导体元件,其中,包括:第1导电型的第1半导体层;第1导电型的第2半导体层,设置在上述第1半导体层上,杂质浓度高于上述第1半导体层的杂质浓度;控制电极,隔着绝缘膜设置在从上述第2半导体层的表面到达上述第1半导体层的第1沟槽内;含有SixGe1‑x或SixGeyC1‑x‑y的第2导电型的第3半导体层,被设置在从上述第2半导体层的表面到达上述第1半导体层且隔着上述第2半导体层与上述第1沟槽邻接的第2沟槽内;第1主电极,与上述第1半导体层电连接;以及第2主电极,与上述第3半导体层连接。 |
地址 |
日本东京都 |