一种内存设备的布线方法

摘要

本发明公开了一种内存设备的布线方法，具体步骤包括：将同一个数据组的各个信号线，在内存控制器与内存设备之间连通，走线从印制电路板的多个走线层同时走线；分别计算各个信号线的所有走线线段的延时；计算同一数据组内各个信号线的总延时TSUM；通过调节各个信号线的表层线长或内层线长，直至各个信号线的总延时的差值的绝对值控制在限制范围内。本发明内存设备的布线方法的优点在于在印制电路板设计中，不用受限于同一个数据组的信号线必须同层走线的限制。一方面可以提高印制电路板设计效率，另一方面，能够让内存控制器芯片与内存设备之间距离更近或者减少印制电路板的叠层数量，以节省印制电路板的制作成本。

主权项

1.一种内存设备的布线方法，其特征在于，具体步骤包括：（100）将同一个数据组的各个信号线，在内存控制器与内存设备之间连通，信号线从印制电路板的多个走线层同时走线；（200）分别计算各个信号线的所有走线线段的延时：  T_i=T_D*L_i其中T_i为第i条走线线段的延时，T_D为走线线段单位长度的延时，Li为第i条走线线段的长度；（300）计算同一数据组内各个信号线的总延时T_SUM：T_SUM==T₁+T₂+…….+T_N假设信号线两个端点之间由N个走线线段组成；（400）通过调节各个信号线的表层线长或内层线长，直至各个信号线的总延时的差值的绝对值控制在限制范围内。