一种SPRAM全双工通信控制电路

摘要

本实用新型公开一种SPRAM全双工通信控制电路，包括读写冲突记忆电路、写命令控制电路、写操作缓冲存储器及地址选择电路，读写冲突记忆电路具有记录在读操作过程中写命令的第一锁存器及与第一锁存器相连并在读命令结束时输出控制指令的第二锁存器；写命令控制电路具有第三锁存器并其复位端与读命令输入端相连，时钟端与写命令输入端以及第二锁存器的输出端相连并接收控制指令，输出端则连接有写命令输出端；该写操作缓冲存储器具有数据缓冲存储器和地址缓冲存储器；该地址选择电路的两输入端分别连接有读地址输入端和地址缓冲存储器的输出端，输出端连接有地址输出端，控制端与读命令输入端相连。本实用新型具有节约芯片体积，降低占据空间的功效。

主权项

一种SPRAM全双工通信控制电路，其特征在于，包括：读写冲突记忆电路，连接有读命令输入端和写命令输入端，具有用于记录在读操作过程中写命令的第一锁存器以及与第一锁存器相连并在读命令结束时输出控制指令的第二锁存器；写命令控制电路，具有第三锁存器，该第三锁存器的复位端与读命令输入端相连，时钟端则与写命令输入端以及第二锁存器的输出端相连并接收控制指令，输出端则连接有写命令输出端；写操作缓冲存储器，具有数据缓冲存储器和地址缓冲存储器，该数据缓冲存储器的输入端连接有写数据输入端，输出端则连接有写数据输出端；该地址缓冲存储器的输入端连接有写地址输入端；地址选择电路，两输入端分别连接有读地址输入端和地址缓冲存储器的输出端，输出端则连接有地址输出端，控制端则与读命令输入端相连。