发明名称 |
半导体器件及其制造方法 |
摘要 |
本发明涉及一种半导体器件及其制造方法,该半导体器件包括一半导体基材,其中此半导体基材具有多个微电子构件;一内连线结构形成于前述半导体基材上,其中此内连线结构包括多个金属层及用以一一隔离前述金属层的多个内金属介电层,前述金属层包括一顶金属层;多个虚拟金属介层窗形成于至少二金属层之间并设于前述内连线结构的一区域内;以及一焊垫结构,其中此焊垫结构形成于前述顶金属层的正上方,使此焊垫结构对准于前述内连线结构的上述区域。 |
申请公布号 |
CN102064155B |
申请公布日期 |
2012.09.26 |
申请号 |
CN201010170232.3 |
申请日期 |
2010.05.04 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
陈宪伟 |
分类号 |
H01L23/528(2006.01)I;H01L23/485(2006.01)I;H01L21/768(2006.01)I;H01L21/60(2006.01)I |
主分类号 |
H01L23/528(2006.01)I |
代理机构 |
北京律诚同业知识产权代理有限公司 11006 |
代理人 |
陈红 |
主权项 |
一种半导体器件,其特征在于,至少包含:一半导体基材,其中该半导体基材具有多个微电子构件;一内连线结构形成于该半导体基材上,其中该内连线结构包括多个金属层及用以隔离该些金属层的多个内金属介电层,该些金属层包括一顶金属层、一底金属层、以及设于该顶金属层与该底金属层之间的至少二金属层;多个实际金属介层窗形成于该些内金属介电层的一或多个中;多个虚拟金属介层窗形成于该些内金属介电层的一或多个中,其中该些内金属介电层设于该至少二金属层之间,且该些虚拟金属介层窗并未电性连接至任何具有功能的线路及/或焊垫;以及一焊垫结构,其中该焊垫结构形成于该些虚拟金属介层窗的正上方,其中该些虚拟金属介层窗与该些实际金属介层窗共同建立的一介层窗密度,该介层窗密度是根据位于该焊垫结构正下方的该内连线结构的一区域计算,且该介层窗密度大于1.5百分比。 |
地址 |
中国台湾新竹市新竹科学工业园区力行六路八号 |