发明名称 |
一种基于aurora协议进行FPGA板间高速互连的方法 |
摘要 |
本发明提供一种基于aurora协议进行FPGA板间高速互连的设计方法,数据处理传输过程:来自另一块板卡的光纤信号首先进入QSFP模块,然后在FPGA中通过Aurora协议提取数据,具体数据处理是,电信号进入FPGA的PMA,在PMA中进行数据的并串转换,进行数据和时钟恢复,然后数据流进入PCS中,在PCS中进行块同步,去扰码,补偿,最后解码,传递给FPGA逻辑单元进行使用,并传递给数据中心。数据发送过程:和接受数据是相反的过程,来自FPGA内部逻辑的数据,运用Aurora协议进行处理,处理过程是,数据进入到PCS中,进行编码,扰码等等,完成后,进入PMA中,进行串并转换后,发送到QSFP,在进行光电转换,等待另一终端的接收。 |
申请公布号 |
CN102681971A |
申请公布日期 |
2012.09.19 |
申请号 |
CN201210128968.3 |
申请日期 |
2012.04.28 |
申请人 |
浪潮电子信息产业股份有限公司 |
发明人 |
闫波;叶丰华 |
分类号 |
G06F13/42(2006.01)I |
主分类号 |
G06F13/42(2006.01)I |
代理机构 |
|
代理人 |
|
主权项 |
一种基于aurora协议进行FPGA板间高速互连的设计方法, 其特征在于两块板卡之间传输数据要达到240Gb/S的通讯速率,对硬件软件都是一个极大的挑战,整个设计中,aurora的数据收发是提高通讯速率的重点,具体步骤如下:1)数据接收处理传输过程:来自另一块板卡的光纤信号首先进入QSFP模块,然后在FPGA中通过aur ora协议提取数据,具体数据处理是,电信号进入FPGA的PMA,在PMA中进行数据的并串转换,进行数据和时钟恢复,然后数据流进入PCS中,在PCS中进行块同步,剔除扰码,补偿,最后解码,传递给FPGA逻辑单元进行使用,并传递给数据中心,AURORA接收过程如下:在生成AURORA IP CORE时,同时生成了一个基于AURORA协议的例示程序,因此,要实现基于AURORA协议的光纤通信,在发送端只需要在frame_gen_i模块将要发送的数据打包,然后通过AURORA模块发送出去,考虑到上一级传输数据速率会与AURORA传输的时钟频率不同,因此在发送端需要建立一个FIFO来做缓冲器,同样在AURORA协议中,要实现对数据的接收,只需在接收模块frame_check中对接收的代码加以修改,增加自己所需要的内容,完成对数据的解码提取,剔除冗余信息,并完成数据的缓存;2)数据发送过程:和数据接收过程是相反的过程,来自FPGA内部逻辑的数据,运用Aur ora协议进行处理,处理过程是,数据进入到PCS中,进行编码,剔除扰码,完成后,进入PMA中,进行串并转换后,发送到QSFP,在进行光电转换,等待另一终端的接收,在接收模块frame_check的RTL级模型中,RX_D[0:(64n‑1)]为接收端接收的缓存于FIFO的数据,RX_EOF_N为数据包帧尾的标志,RX_SOF_N为数据包帧头的标志,RX_SRC_RDY_N为低时代表数据有效,RX_REM[0:r(n)]记录最后的传输数据的线程,根据接收端接收模块的时序图确定接收时序,同样,在AURORA协议末端,由于与下一级系统的速率可能不匹配,因此需要在接收末端加上一个FIFO做缓存。 |
地址 |
250014 山东省济南市高新区舜雅路1036号 |