发明名称 |
通过合金键合在背栅接负电压的SOI/MOS器件结构及制造方法 |
摘要 |
本发明涉及在背栅接负电压的SOI/MOS器件结构及制造方法,通过将部分耗尽型SOI/MOS器件背部衬底引出,外接负电压,从而改善辐射条件下部分耗尽型SOI/MOS器件的背栅效应。本发明的优点是:此方法不但解决了SOI/MOS器件背部衬底电压不确定的问题,而且在器件制造的过程中不需要对背栅进行额外的工艺加固,简化了工艺步骤。背栅接负压,能够提高部分耗尽型SOI/MOS电路的抗总剂量能力,且对表面其它电路的性能无影响。 |
申请公布号 |
CN102683419A |
申请公布日期 |
2012.09.19 |
申请号 |
CN201210190941.7 |
申请日期 |
2012.06.11 |
申请人 |
中国电子科技集团公司第五十八研究所 |
发明人 |
周昕杰;罗静;陈嘉鹏;王栋;洪根深 |
分类号 |
H01L29/78(2006.01)I;H01L21/336(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
无锡市大为专利商标事务所 32104 |
代理人 |
殷红梅 |
主权项 |
通过合金键合在背栅接负电压的SOI/MOS器件结构,其特征是,包括:二氧化硅埋氧化层(2)位于背部硅衬底(1)上,二氧化硅埋氧化层(2)上设有硅体区(3)、MOS器件的单晶硅源/漏区域(5)、二氧化硅隔离的场区(4),MOS器件的单晶硅源/漏区域(5)位于硅体区(3)的周围,二氧化硅隔离的场区(4)位于MOS器件的单晶硅源/漏区域(5)周围;在硅体区(3)上覆盖有MOS器件的二氧化硅栅介质层(6),所述MOS器件的二氧化硅栅介质层(6)上覆盖有MOS器件的多晶硅栅(7),在MOS器件的单晶硅源/漏区域(5)和MOS器件的多晶硅栅(7)上设有钨合金通孔(9),所述钨合金通孔(9)将MOS器件的有源区与铝金属互连线(8)连接;在MOS器件表面覆盖二氧化硅钝化层(10),在所述背部硅衬底(1)的背部具有合金键合形成的合金接触层(11),接触层(11)通过铝金属互连线(8)与外部提供的负电压相连,为背部硅衬底提供有效的电压。 |
地址 |
214035 江苏省无锡市滨湖区惠河路5号 |