基于SET/MOS混合结构的D触发器

摘要

本实用新型涉及集成电路技术领域，特别是一种基于SET/MOS混合结构的D触发器，其由1个电容，2个PMOS管,2个NMOS管和1个SET构成。利用HSPICE对该电路进行了仿真验证。仿真结果表明该电路能够有效地实现D触发器的逻辑功能,整个电路的平均功耗仅为8.67nW。与基于传统的CMOS设计的D触发器相比,管子数目大大减少,功耗显著降低,电路结构得到了进一步的简化,有利于节省芯片的面积,提高电路的集成度。该结构有望广泛应用于环形振荡器、分频器、有限状态机等时序逻辑电路中。

主权项

一种基于SET/MOS混合结构的D触发器，其特征在于，其包括：一第一NMOS管, 其源极为该D触发器的输入端；一第一PMOS管，其漏极与所述第一NMOS管的漏极连接；一时钟信号输入端，其与所述的第一NMOS管和第一PMOS管的栅极连接；一电容，其一端与所述第一NMOS管的漏极连接，另一端接地；以及一单输入SET/MOS混合电路，其输入、输出端分别与所述第一PMOS管的源极连接。