非易失性锁存电路和逻辑电路以及使用它们的半导体器件

摘要

本发明提供一种新的非易失性锁存电路以及使用非易失性锁存电路的半导体装置。锁存电路具有循环结构，其中第一元件的输出电连接至第二元件的输入，并且第二元件的输出通过第二晶体管电连接至所述第一元件的输入。使用氧化物半导体作为沟道形成区的半导体材料的晶体管用作开关元件，并且设置有电连接至晶体管的源电极或漏电极的电容器，由此锁存电路的数据能保存，并且因此能形成非易失性锁存电路。

主权项

一种非易失性锁存电路，包括：第一晶体管；第二晶体管；包括第三晶体管的第一元件；以及第二元件，其中所述第一元件的输出电连接至所述第二元件的输入，并且所述第二元件的输出通过所述第二晶体管电连接至所述第一元件的输入，其中所述第一元件的所述输入电连接至通过所述第一晶体管施加有输入信号的布线，并且所述第一元件的所述输出电连接至施加有输出信号的布线，其中所述第一晶体管的源电极和漏电极之一电连接至所述第三晶体管的栅极，并且所述第一晶体管的所述源电极和所述漏电极的另一个电连接至所述施加有所述输入信号的所述布线，其中所述第二晶体管的源电极和漏电极之一电连接至所述第三晶体管的所述栅极，并且所述第二晶体管的所述源电极和所述漏电极的另一个电连接至所述第二元件的所述输出，以及其中所述第一晶体管和所述第二晶体管的每一个的沟道形成区包括氧化物半导体层。