同步频率合成器

摘要

提出了用于时钟发生的装置。在一个实施例中，该装置包括相位内插器，其生成相位值落在与两个输入时钟相关联的基准相位以内的输出。逻辑单元被耦合以确定对相位内插器的数个相位设置。分频器被耦合到相位内插器以基于可修改分频器设置生成输出时钟。

主权项

一种作为同步频率合成器的装置，包括：相位内插器，其耦合到多个输入时钟，以接收第一相位设置并生成具有第一相位值的第一输出，所述第一相位值落在与来自所述多个输入时钟的两个输入时钟相关联的基准相位以内；第一逻辑单元，用于确定包括相位阶跃数目的第一数据；分频器，其耦合到所述第一输出以基于可修改的分频器设置并基于所述相位阶跃数目生成具有第一频率值的输出时钟；以及第二逻辑单元，用于基于所述相位阶跃数目确定多个相位设置。