3D芯片TSV互连的内建自测试及内建自修复技术

摘要

本发明涉及一种3D芯片TSV(硅穿孔)互连的内建自测试及内建自修复技术。具体是指在芯片设计阶段，插入相应的内建自测试及内建自修复电路，并设计冗余TSV通道。3D芯片上电复位后(Power-on Reset)，内建自测试电路即开始工作，对TSV进行分组测试，根据测试结果生成相应的TSV配置信息，然后调用内建自修复电路对TSV映射电路进行配置，同时开始下一组TSV的测试。当完成所有TSV的测试及配置后，电路既可进入正常工作。该技术能解决目前3D芯片中TSV互连测试的难题，并能通过冗余替换策略，提高3D芯片的成品率；且该技术减小了3D芯片测试对ATE设备的依赖，降低了3D芯片的测试成本；另外该技术独立于具体的芯片功能，因此能够普遍应用于基于TSV的3D芯片，具有较强的实用性。

主权项

一种针对3D芯片TSV互连的内建自测试及内建自修复的技术，包括有内建自测试模块用于对TSV进行测试并生成相应的故障诊断信息，以及内建自修复模块用于对存在故障的TSV进行冗余替换，其特征在于：在芯片上电复位后，内建自测试电路即开始工作，对TSV进行分组测试，并调用内建自修复电路，根据故障信息对TSV映射电路进行正确配置，当完成所有TSV的测试及配置之后，电路既可进入正常工作状态。