一种高速总线时序错误产生装置

摘要

本实用新型属于总线错误注入测试技术，具体涉及一种高速总线时序错误产生装置。目的是测试高速总线通讯极限情况下的时序错误情况。该时序错误产生装置包括信号选择模块，信号选择模块控制总线信号源模块和时序错误编码插入模块，总线信号源与DA转换芯片相连，DA转换芯片经耦合器与总线相连；时序错误编码插入模块与AD转换芯片相连，AD转换芯片经耦合器与总线相连；经滤波模块与外侧总线被测终端连接；信号选择模块与外部主控计算机连接。该时序错误产生装置能够完成高速总线特有时序错误的模拟测试；可以任意模拟导弹使用环境中的各种苛刻高速错误信号。

主权项

一种高速总线时序错误产生装置，其特征在于：包括信号选择模块，信号选择模块控制总线信号源模块和时序错误编码插入模块，总线信号源与DA转换芯片相连，DA转换芯片经耦合器与总线相连；时序错误编码插入模块与AD转换芯片相连，AD转换芯片经耦合器与总线相连；时序错误编码插入模块经滤波模块与外侧总线被测终端连接；信号选择模块与外部主控计算机连接。