分布录波装置的TDMOW串行总线结构及编码方法

摘要

本发明公开了一种分布录波装置的TDMOW串行总线结构。装置中的各个子录波器采用对等结构，设有时钟与校时控制电路，子录波器通过总线数据接口电路连接到串行总线上。总线数据接口电路由串行总线接口驱动电路、微帧数据分时控制切换电路、串行编码电路和串行解码电路构成。装置中要传输的信息在时钟的同步下，按帧编码，按帧传输，帧包含子帧与微帧，微帧数据采用统一精简的格式编码。总线具有“线或”结构，支持多站群发。各个子站录波器在发送数据的同时，也可以同步接收数据，不仅提高了总线的工作效率，也为TDMOW串行总线分布录波装置实现同步计算、队列同步与同步录波提供了保证。本发明的录波装置容量大、结构更简单，生产成本更低，工作更可靠且可适用于分布安装。

主权项

一种分布录波装置的TDMOW串行总线结构，其特征在于：分布录波装置中有多个子录波器，子录波器设计有串行总线数据接口电路和时钟与校时控制电路；时钟与校时控制电路包括时钟电路、校时信号控制电路与精确计时电路三部分；时钟电路包含本地时钟，基准时钟以及脉宽整形电路与脉冲延迟电路；校时信号控制电路包括校时脉冲自动切换电路以及校时脉冲自动延迟电路；TDMOW串行总线是按时分多路原理工作的一总线，工作时，在TDMOW串行总线分布录波装置中，所有子录波器均是从站，分布录波装置中编号最小的子录波器将同时自动成为主站，负责向串行总线输出帧基准信号、帧头信号以及分校时脉冲编码信号；所有子录波器，包括主站本身，都作为从站接收来自TDMOW串行总线的帧基准信号、帧头信号以及分校时脉冲编码信号；各个子录波器的编码输出信号Cout与共享的编码输入信号Cin是“或”的关系，各个子录波器将信息编码后，分时切换加载到总线上，实现数据的传输与共享；各个子录波器通过串行总线数据接口电路连接到分布录波装置的总线上，串行总线由一根信号线与一根地线构成，串行总线数据接口电路由串行总线接口驱动电路、微帧数据分时控制切换电路、串行编码电路和串行解码电路构成；所述串行总线接口驱动电路包括接收和发送两部分，串行总线接口驱动电路中的接收电路由反向缓冲门DUI构成；发送电路则由同向三态门DUO及上拉电阻DUR构成，同向三态门DUO的输入端被固定接地，而控制端则受编码电路输出编码信号Cout的控制；所述微帧数据分时控制切换电路由控制数据自动切换输出电路、状态数据自动切换输入电路、数据帧同步切换控制电路与子站编号自动识别控制电路4部分构成；所述串行编码电路由帧头编码电路、分校时脉冲编码电路、数据编码电路以及编码合成电路组成；其中，帧头编码电路包括微帧头编码电路、子帧头编码电路和基准帧头编码电路；所述串行解码电路由帧基准脉冲解码电路、子帧头解码电路、微帧头解码电路、校时分脉冲解码电路、数据解码电路以及帧同步信号发生电路几部分构成，串行解码电路通过总线接口电路中接收反向门DUI接收来自总线的编码信号，然后解码；所述微帧数据分时控制切换电路中，控制数据自动切换输出电路由8D触发器GU15及多路切换开关GU16构成；状态数据自动切换输入电路由译码器GU18、8个D触发器GU28—GU35及对应的8个输入控制与门GU20—GU27构成，其中D触发器GU28—GU35的数据输入端接在一起，再连接到串行解码电路的数据解码输出，接收来自串行总线的解码后的状态位数据；同时其对应的控制与门GU20—GU27的各一个输入端连接到串行解码电路的帧同步脉冲输出端，接收来 自串行解码电路的帧同步脉冲；与门各自的另一个输入端分别接至译码器GU18的输出端Y0—Y7；数据帧同步切换控制电路由计数器GU17构成，计数器GU17的输出端Q0、Q1和Q2分别同时连接到8选1多路开关GU16的3个编码输入端S0、S1和S2以及3选8译码器GU18的3个译码输入端A0、A1和A2；子站编号自动识别控制电路由8位比较器GU14、计数器GU11、GU12和GU13以及相关门电路GU01—GU10组成;所述串行编码电路中的帧头编码电路由计数器CU12、CU14和CU16以及门电路CU13、CU15、CU17、CU18和CU19组成；计数器CU12及与非门CU13构成微帧头编码电路，计数器CU14及与非门CU15构成子帧头编码电路，计数器CU16及与非门CU17构成基准帧头编码电路；或门CU18及与门CU19构成帧头编码合成电路，或门CU18的3个输入脚分别接收来自与非门CU13 、CU15 和CU17的帧头编码信号，CU18的输出接至CU19的一个输入脚，CU19的另一个输入脚则接至校时控制切换电路的主从控制ROW0输出；分校时脉冲编码电路由计数器CU07和CU09，门电路CU06、CU08、CU10和CU11以及校时分脉冲延迟电路组成；计数器CU07及反向门CU06、与门CU08构成校时分起始位编码电路，计数器CU09及与非门CU10构成校时分终止位编码电路；与门CU08及与非门CU10的输出分别接至与门CU11的2个输入脚，与门CU11的另外2个输入脚则分别接至校时分脉冲延迟电路的输出C1m以及校时控制切换电路的主从控制ROW0输出；数据编码电路由计数器CU21和CU23及门电路CU20、CU22、CU24和CU25组成，计数器CU21及与门CU22、反向门CU20构成数据起始位编码电路，计数器CU23及与非门CU24构成数据终止位编码电路，与门CU22及与非门CU24的输出分别接至与门CU25的2个输入脚，与门CU25的另一个输入脚则接至8选1多路开关GU16的数据输出端；编码合成电路由或门CU26构成，或门CU26的3个输入脚分别接收来自帧头编码电路CU19、分校时脉冲编码电路CU11及数据编码电路CU25的编码信号；所述串行解码电路的帧基准脉冲解码电路由复位电路、正跳变前沿微分电路、基准帧头脉宽识别电路及帧基准脉冲延迟电路构成，其中，复位电路由反向门DU30、与门DU31以及或门DU32构成；正跳变前沿微分电路由D触发器DU38和DU39及门电路DU40和DU41构成；基准帧头脉宽识别电路由R—S触发器DU33、脉宽计数器DU36以及门电路DU34、DU37和DU35构成；帧基准脉冲延迟电路由计数器DU44和DU46及门电路DU42、DU43、DU45和DU47构成；子帧头解码电路由计数器DU08及门电路DU26、DU07、DU09和DU10构成；微帧头解码电路由计数器DU04及门电路DU26、DU03、DU05和DU6构成；校时分脉冲解码电路由校时分脉冲起始位控制电路、校时分脉冲终止位控制电路及校时分标记脉冲宽度识别电路3部分组成，其中校时分脉冲起始位控制电路由计数器DU12及门电路DU11和DU13构成，校时分脉冲终止位控制电路则由计数器DU20及门电路DU19和DU21构成，校时分脉冲宽度识别电路由计数器DU16及门电路DU14、DU15、DU17和DU18构成；数据解码电路由数据解码起始位控制电路与数据位标记脉冲宽度识别电路两部分组成，其中数据解码起始位控制电路由计数器DU20及门电路DU19和DU21构成，数据位标记脉冲宽度识别电路由计数器DU24及门电路DU22、DU23和DU25构成；帧同步信号发生电路由计数器DU01及与门DU02构成。