半导体元件及其制造方法

摘要

本发明是有关于一种半导体元件及其制造方法。该半导体元件包括记忆元件，且记忆元件包括基底、两堆叠栅、两个间隙壁、绝缘层与介电层。两堆叠栅位于基底上，两堆叠栅之间具有间隙。两个间隙壁分别位于前述间隙之中的各堆叠栅的侧壁上，且间隙壁之间具有缝隙。绝缘层位于前述缝隙之中。介电层位于前述基底上，覆盖前述绝缘层与前述堆叠栅。本发明可以应用于间距较小的元件中，避免沟填能力较差的介电层因为无法填入缝隙，导致后续所在制造接触窗过程中所沈积沉积的金属填入缝隙，造成相邻的接触窗短路的问题。此外，在间隙壁之间的缝隙之中形成绝缘层的制程制造工艺可与逻辑电路区形成间隙壁之制程制造工艺整合，以简化制程制造工艺。

主权项

一种半导体元件，其特征在于其包括：多数个堆叠栅位于一基底上，该些堆叠栅之间具有一第一间隙与一第二间隙，其中该第一间隙的宽度尺寸小于该第二间隙的宽度尺寸；一第一掺杂区位于该第一间隙下方的该基底中；一第二掺杂区位于该第二间隙下方的该基底中；一间隙壁材料层，位于该第一间隙之中；两个第一间隙壁位于该第二间隙之中的该些堆叠栅的侧壁上，其中该些第一间隙壁之间具有一缝隙，该些第一间隙壁的材质与该间隙壁材料层的材质相同；一绝缘层填满该缝隙；一介电层位于该基底上，覆盖该绝缘层与该些堆叠栅；以及一衬层，位于该间隙壁材料层与该些堆叠栅的侧壁之间及该间隙壁材料层与该基底之间，以及该些第一间隙壁与该些堆叠栅的侧壁之间及该些第一间隙壁与该基底之间。