| 主权项 |
一种基于混值的八值绝热加减法计数器，其特征在于包括N位八值触发型绝热正循环门、N‑1位八值绝热进位/借位电路及设置于第i位所述的八值绝热进位/借位电路与第i+1位所述的八值触发型绝热正循环门之间的CTGAL缓冲器，每位所述的八值触发型绝热正循环门均接入幅值电平对应逻辑1的功率时钟信号、幅值电平对应逻辑2的功率时钟信号、幅值电平对应逻辑3的功率时钟信号和幅值电平对应逻辑3的钟控时钟信号，每位所述的八值绝热进位/借位电路均接入幅值电平对应逻辑3的功率时钟信号和幅值电平对应逻辑3的钟控时钟信号，当前时钟周期每位所述的八值触发型绝热正循环门的二值信号输入端输入各自前一时钟周期的二值输出信号，当前时钟周期每位所述的八值触发型绝热正循环门的四值信号输入端输入各自前一时钟周期的四值输出信号，当前时钟周期每位所述的八值触发型绝热正循环门的二值信号输出端、二值互补信号输出端、四值信号输出端、四值互补信号输出端分别输出当前时钟周期的二值输出信号、二值互补输出信号、四值输出信号、四值互补输出信号，第i位所述的八值绝热进位/借位电路的二值信号输入端、四值信号输入端分别与当前时钟周期第i位所述的八值触发型绝热正循环门的二值信号输出端、四值信号输出端相连接，分别输入当前时钟周期的二值输出信号、四值输出信号，第一位所述的八值绝热进位/借位电路的高电平有效输入端输入进位/借位高电平有效输入信号，第j位所述的八值绝热进位/借位电路的进位/借位输出端与第j+1位所述的八值绝热进位/借位电路的高电平有效输入端相连接，第j位所述的八值绝热进位/借位电路的进位/借位输出端输出的进位/借位输出作为第j+1位所述的八值绝热进位/借位电路的高电平有效输入信号，第j位所述的八值绝热进位/借位电路的进位/借位输出端通过一个所述的CTGAL缓冲器与第j+1位所述的八值触发型绝热正循环门的钟控时钟信号输入端相连接，该所述的CTGAL缓冲器的输出信号为第j+1位所述的八值触发型绝热正循环门的钟控时钟信号，第N‑1位所述的八值绝热进位/借位电路的进位/借位输出端通过一个所述的CTGAL缓冲器与第N位所述的八值触发型绝热正循环门的钟控时钟信号输入端相连接，该所述的CTGAL缓冲器的输出信号为第N位所述的八值触发型绝热正循环门的钟控时钟信号，其中，1≤i≤N‑1，1≤j≤N‑2；所述的八值触发型绝热正循环门包括二值绝热正循环电路和四值绝热正循环电路，所述的二值绝热正循环电路主要由二值采样模块及主要由二值信号输出电路和二值互 补信号输出电路构成的第一交叉存贮模块组成，所述的二值采样模块主要由第一二值采样电路和第二二值采样电路组成，所述的第一二值采样电路的输入端输入二值输入信号和四值输入信号，所述的第一二值采样电路的输出端分别与所述的二值信号输出电路的输入端和所述的二值互补信号输出电路的输入端相连接，所述的第二二值采样电路的输入端输入二值互补输入信号和四值互补输入信号，所述的第二二值采样电路的输出端分别与所述的二值信号输出电路的输入端和所述的二值互补信号输出电路的输入端相连接，所述的第一二值采样电路和所述的第二二值采样电路均接入幅值电平对应逻辑3的钟控时钟信号，所述的二值信号输出电路和所述的二值互补信号输出电路均接入幅值电平对应逻辑3的功率时钟信号；所述的四值绝热正循环电路主要由文字运算电路、文字采样电路和逻辑信号产生电路，所述的文字运算电路主要由第一子文字运算电路、第二子文字运算电路、第三子文字运算电路和第四子文字运算电路组成，所述的文字采样电路主要由第一采样电路、第二采样电路、第三采样电路和第四采样电路组成，所述的逻辑信号产生电路主要由0‑3逻辑信号产生电路和1‑2逻辑信号产生电路组成，所述的第一子文字运算电路、所述的第二子文字运算电路、所述的第三子文字运算电路和所述的第四子文字运算电路的四值信号输入端、四值互补信号输入端均分别输入四值输入信号、四值互补输入信号，所述的第一子文字运算电路、所述的第二子文字运算电路、所述的第三子文字运算电路和所述的第四子文字运算电路均接入幅值电平对应逻辑3的钟控时钟信号和幅值电平对应逻辑3的功率时钟信号，所述的第三子文字运算电路的信号输出端与所述的0‑3逻辑信号产生电路的第一信号选通端相连接，所述的第四子文字运算电路的信号输出端与所述的0‑3逻辑信号产生电路的第二信号选通端相连接，所述的第三子文字运算电路的信号输出端输出的输出信号和所述的第四子文字运算电路的信号输出端输出的输出信号分别作为所述的0‑3逻辑信号产生电路的选通信号，所述的0‑3逻辑信号产生电路的信号输入端和互补信号输入端分别输入逻辑值0和逻辑值3，所述的0‑3逻辑信号产生电路接入幅值电平对应逻辑3的钟控时钟信号和幅值电平对应逻辑3的功率时钟信号，所述的第一子文字运算电路的信号输出端与所述的1‑2逻辑信号产生电路的第三信号选通端相连接，所述的第二子文字运算电路的信号输出端与所述的1‑2逻辑信号产生电路的第四信号选通端相连接，所述的第一子文字运算电路的信号输出端输出的输出信号和所述的第二子文字运算电路的信号输出端输出的输出信号分别作为所述的1‑2逻辑信号产生电路的选通信号，所述的1‑2逻辑信号产生电路的信号输入端和互补信号输入端分别输入逻辑值1和逻辑值2，所述的1‑2逻辑信号产生电路接入幅值电平对应逻辑3的钟控时钟信号、幅值电平对应逻辑2的功率时钟信号和幅值电平对应逻辑1的功率时钟信号；所述的第一采样电路的信号输入端与所述的第一子文字运算电路的信号输出端相连接， 所述的第一采样电路的信号输入端接入所述的第一子文字运算电路的信号输出端输出的输出信号，所述的第一采样电路接入幅值电平对应逻辑3的钟控时钟信号，所述的第一采样电路获得第一信号采样值，所述的第二采样电路的信号输入端与所述的第二子文字运算电路的信号输出端相连接，所述的第二采样电路的信号输入端接入所述的第二子文字运算电路的信号输出端输出的输出信号，所述的第二采样电路接入幅值电平对应逻辑3的钟控时钟信号，所述的第二采样电路获得第二信号采样值，所述的第三采样电路的信号输入端与所述的第三子文字运算电路的信号输出端相连接，所述的第三采样电路的信号输入端接入所述的第三子文字运算电路的信号输出端输出的输出信号，所述的第三采样电路接入幅值电平对应逻辑3的钟控时钟信号，所述的第三采样电路获得第三信号采样值，所述的第四采样电路的信号输入端与所述的第四子文字运算电路的信号输出端相连接，所述的第四采样电路的信号输入端接入所述的第四子文字运算电路的信号输出端输出的输出信号，所述的第四采样电路接入幅值电平对应逻辑3的钟控时钟信号，所述的第四采样电路获得第四信号采样值，所述的0‑3逻辑信号产生电路的信号输出端输出的输出信号通过所述的第三信号采样值和所述的第四信号采样值被选通作为所述的四值绝热正循环电路的四值输出信号，所述的1‑2逻辑信号产生电路的信号输出端输出的输出信号通过所述的第一信号采样值和所述的第二信号采样值被选通作为所述的四值绝热正循环电路的四值输出信号，所述的0‑3逻辑信号产生电路的互补信号输出端输出的互补输出信号通过所述的第三信号采样值和所述的第四信号采样值被选通作为所述的四值绝热正循环电路的四值互补输出信号，所述的1‑2逻辑信号产生电路的互补信号输出端输出的互补输出信号通过所述的第一信号采样值和所述的第二信号采样值被选通作为所述的四值绝热正循环电路的四值互补输出信号；所述的八值绝热进位/借位电路主要由进位/借位采样模块及主要由进位/借位输出电路和进位/借位互补输出电路组成的第五交叉存贮模块组成，所述的进位/借位采样模块主要由第一进位/借位采样电路和第二进位/借位采样电路组成，所述的第一进位/借位采样电路包括第六十五NMOS管、第六十六NMOS管和第六十七NMOS管，所述的第二进位/借位采样电路包括第六十八NMOS管、第六十九NMOS管和第七十NMOS管，所述的进位/借位输出电路包括第七十一NMOS管、第七十二NMOS管、第七十三NMOS管、第七十四NMOS管和第十三PMOS管，所述的进位/借位互补输出电路包括第七十五NMOS管、第七十六NMOS管、第七十七NMOS管、第七十八NMOS管和第十四PMOS管；所述的第六十五NMOS管的源极与所述的二值绝热正循环电路的二值信号输出端相连接输入二值输出信号，所述的第六十六NMOS管的源极与所述的四值绝热正循环电路的四值信号输出端相连接输入四值输出信号，所述的第六十七NMOS管的源极输入进位/借位高电平有效输入信号，所述的第六十五NMOS管的栅极、所述的第 六十六NMOS管的栅极和所述的第六十七NMOS管的栅极相连接接入幅值电平对应逻辑3的钟控时钟信号，所述的第六十八NMOS管的源极与所述的二值绝热正循环电路的二值互补信号输出端相连接输入二值互补输出信号，所述的第六十九NMOS管的源极与所述的四值绝热正循环电路的四值互补信号输出端相连接输入四值互补输出信号，所述的第七十NMOS管的源极输入进位/借位互补高电平有效输入信号，所述的第六十八NMOS管的栅极、所述的第六十九NMOS管的栅极和所述的第七十NMOS管的栅极相连接接入幅值电平对应逻辑3的钟控时钟信号，所述的第六十五NMOS管的漏极与所述的第七十一NMOS管的栅极相连接，所述的第六十六NMOS管的漏极与所述的第七十二NMOS管的栅极相连接，所述的第六十七NMOS管的漏极与所述的第七十三NMOS管的栅极相连接，所述的第六十八NMOS管的漏极与所述的第七十七NMOS管的栅极相连接，所述的第六十九NMOS管的漏极与所述的第七十六NMOS管的栅极相连接，所述的第七十NMOS管的漏极与所述的第七十五NMOS管的栅极相连接，所述的第七十一NMOS管的漏极、所述的第十三PMOS管的漏极、所述的第十四PMOS管的漏极、所述的第七十五NMOS管的漏极、所述的第七十六NMOS管的漏极和所述的第七十七NMOS管的漏极相连接接入幅值电平对应逻辑3的功率时钟信号，所述的第七十一NMOS管的源极与所述的第七十二NMOS管的漏极相连接，所述的第七十二NMOS管的源极与所述的第七十三NMOS管的漏极相连接，所述的第七十三NMOS管的源极与所述的第十三PMOS管的源极相连接，其公共连接端与所述的第七十四NMOS管的漏极相连接，所述的第七十五NMOS管的源极、所述的第七十六NMOS管的源极、所述的第七十七NMOS管的源极和所述的第十四PMOS管的源极相连接，其公共连接端与所述的第七十八NMOS管的漏极相连接，所述的第七十四NMOS管的源极和所述的第七十八NMOS管的源极均接地，所述的第十三PMOS管的栅极分别与所述的第七十四NMOS管的栅极和所述的第七十八NMOS管的漏极相连接，所述的第十四PMOS管的栅极分别与所述的第七十八NMOS管的栅极和所述的第七十四NMOS管的漏极相连接，所述的第七十四NMOS管的漏极为所述的八值绝热进位/借位电路的进位/借位信号输出端，所述的第七十八NMOS管的漏极为所述的八值绝热进位/借位电路的进位/借位互补信号输出端。 |
