发明名称 电路形成基板之制造方法
摘要 本发明提供即使是将工作尺寸设得大亦能稳定且能达到高品质之电路形成基板。于积层步骤中,将B阶段基板材料即半固化片对着第1金属箔并列配设而积层于第1金属箔上。将C阶段基板材料积层于基板材料上。将二片以上B阶段基板材料即半固化片积层于基板材料上,且于其上积层第2金属箔。
申请公布号 TWI372010 申请公布日期 2012.09.01
申请号 TW095108967 申请日期 2006.03.16
申请人 松下电器产业股份有限公司 日本 发明人 西井利浩
分类号 H05K3/46 主分类号 H05K3/46
代理机构 代理人 恽轶群 台北市松山区南京东路3段248号7楼;陈文郎 台北市松山区南京东路3段248号7楼
主权项
地址 日本