发明名称 | 栅极驱动电路 | ||
摘要 | 一种栅极驱动电路,其包括:第一时钟发生器,其输出具有不同相位的n个输出控制时钟脉冲,n为等于或者大于2的自然数;第二时钟发生器,其创建具有不同相位且在m*n个输出时钟脉冲的高周期部分地彼此交叠的m*n个输出时钟脉冲,m为自然数,将按照相位顺序排列的m*n个输出时钟脉冲以n为单位分组,以产生m个组,每个组具有n个输出时钟脉冲,并且输出m*n个输出时钟脉冲,以使得每个组中包括的具有第k相位顺序的输出时钟脉冲的上升沿位于n个输出控制时钟脉冲中的具有第k相位顺序的输出控制时钟脉冲的高周期中;以及移位寄存器,其从第一时钟发生器接收n个输出控制时钟脉冲,从第二时钟发生器接收m*n个输出时钟脉冲,并顺序地输出多个扫描脉冲。 | ||
申请公布号 | CN102651207A | 申请公布日期 | 2012.08.29 |
申请号 | CN201210042764.8 | 申请日期 | 2012.02.22 |
申请人 | 乐金显示有限公司 | 发明人 | 张容豪;崔承灿 |
分类号 | G09G3/36(2006.01)I | 主分类号 | G09G3/36(2006.01)I |
代理机构 | 北京三友知识产权代理有限公司 11127 | 代理人 | 吕俊刚;刘久亮 |
主权项 | 一种栅极驱动电路,所述栅极驱动电路包括:第一时钟发生器,所述第一时钟发生器用于输出具有不同相位的n个输出控制时钟脉冲,n为等于或者大于2的自然数;第二时钟发生器,所述第二时钟发生器创建m*n个输出时钟脉冲,该m*n个输出时钟脉冲具有不同相位并且在该m*n个输出时钟脉冲的高周期部分地彼此交叠,m为自然数,将所述m*n个输出时钟脉冲按照相位顺序排列,并且将按照相位顺序排列的所述m*n个输出时钟脉冲以n为单位分组,以产生m个组,每个组具有n个输出时钟脉冲,并且输出所述m*n个输出时钟脉冲,以使得每个组中包括的具有第k相位顺序的输出时钟脉冲的上升沿位于n个输出控制时钟脉冲中的具有第k相位顺序的输出控制时钟脉冲的高周期中;以及移位寄存器,所述移位寄存器从第一时钟发生器接收所述n个输出控制时钟脉冲,从第二时钟发生器接收所述m*n个输出时钟脉冲,并顺序地输出多个扫描脉冲。 | ||
地址 | 韩国首尔 |