非易失性存储器中的经分割擦除及擦除验证

摘要

可通过个别地擦除一组存储器单元的部分来擦除所述组存储器单元，以便正规化每一存储器单元的擦除行为及提供较一致的擦除速率。可将擦除电压脉冲施加到所述组存储器单元，其中第一群组单元经偏压以擦除且第二群组单元经偏压以抑制擦除。可接着施加第二擦除电压脉冲，其中第二群组经偏压以擦除且第一群组经偏压以抑制擦除。选择所述群组，使得在第一脉冲期间第一子组中的单元的擦除电位大约相等，使得在第二脉冲期间第二子组中的单元的擦除电位大约相等，且使得第一子组中的单元的擦除电位与第二子组中的单元的擦除电位大约相同。在一个实施例中，在每一个别擦除期间为所述串选择偏压条件，使得所述组存储器单元中的每一存储器单元将经历来自相邻晶体管的类似的电容耦合效应。

主权项

一种擦除非易失性存储装置的方法，所述非易失性存储装置包括与第一选择栅极和第二选择栅极耦合的非易失性存储元件的NAND串，所述NAND串的每一非易失性存储元件连接到字线，所述方法包含：将擦除电压(Verase)施加到所述NAND串(A、B)的非易失性存储元件，同时允许擦除所述NAND串的存储元件的第一子组(A)，且抑制擦除所述NAND串的存储元件的第二子组(B)；将所述擦除电压(Verase)施加到所述NAND串(A、B)的非易失性存储元件，同时允许擦除所述第二子组(B)，且抑制擦除所述第一子组(A)；及如果所述NAND串(A、B)的非易失性存储元件未验证为已擦除，则重复所述施加所述擦除电压(Verase)同时允许擦除所述第一子组(A)以及所述施加所述擦除电压(Verase)同时允许擦除所述第二子组(B)中的至少一者；其中：所述第一子组包括连接到字线WL2i的非易失性存储元件，其中i为整数，且连接到字线WL0的存储元件是所述NAND串中邻近所述第一选择栅极的端部存储元件；及所述第二子组包括与字线WL2i+1耦合的非易失性存储元件；或者：所述第一子组包括与字线WL4i及WL4i+1耦合的非易失性存储元件，其中i为整数，且连接到字线WL0的存储元件是所述NAND串中邻近所述第一选择栅极的端部存储元件；及所述第二子组包括与字线WL4i+2及WL4i+3耦合的非易失性存储元件。