一种ESD电路的沟道及其制备方法

摘要

本发明公开了一种静电释放(ESD)电路的沟道及其设计方法，通过一次构图工艺形成所述ESD电路区域的沟道和像素区域的沟道，所述ESD电路区域的每一个子沟道宽度，与像素区域的沟道宽度相同，即在制作掩膜板时，保证ESD电路区域的沟道的宽度与像素区域的沟道宽度相同。通过本发明方法，保证了ESD电路区域的TFT的GT Thickness与像素区域的保持一致，使得这两个区域的光的透过量保持一致，从而避免了GT PR无法顺利实现的问题。同时，在ESD部分的W/L比较小时，也可以通过多个沟道的相连来实现，从而减小了因为工艺中的偏差而导致的W尺寸变动，而带来的TFT的导通电流Ion提高，驱动能力增加，但栅源电容Cgs、栅漏电容Cgd随之增加的影响。

主权项

一种静电释放ESD电路沟道的制备方法，其特征在于，包括：通过一次构图工艺形成所述ESD电路区域的沟道和像素区域的沟道，所述ESD电路区域的每一个子沟道宽度与像素区域的沟道宽度相同。