非易失性存储器系统及其编程的方法

摘要

根据各种实施例的系统和方法可减少非易失性半导体存储器中的编程干扰。在一实施例中，使用一个或一个以上编程检验电平或电压对例如连接到NAND串的最末字线的选择存储器单元进行编程，其中所述编程检验电平或电压不同于用于对其他单元或字线进行编程的对应电平。一示范性实施例包括：当在编程操作期间对一串中的将被编程的最末字线进行编程时，使用用于选择物理状态的较低阈值电压检验电平。另一实施例包括施加较低的编程电压，以将所述最末字线的存储器单元编程为选择物理状态。在某些示范性实施中，建立额外的读取电平以用于读取使用较低的检验电平进行编程的状态。在一实施例中，当对选择存储器单元或字线(例如NAND串的将被编程的最末字线)进行编程时，使用大于标称步长的第二编程电压步长。

主权项

一种对非易失性存储器进行编程的方法，其包含：将一第一组一个或一个以上非易失性存储元件编程为一第一物理状态，其中所述第一组一个或一个以上非易失性存储元件耦合到所述非易失性存储器的第一字线；和将一第二组一个或一个以上非易失性存储元件编程为所述第一物理状态，对于所述第二组一个或一个以上非易失性存储元件，所述第一物理状态被以比所述第一组一个或一个以上非易失性存储元件更低的检测电平编程，其中所述第二组一个或一个以上非易失性存储元件耦合到所述非易失性存储器的第二字线，其中相对于所述第一组一个或一个以上非易失性存储元件，所述第二组一个或一个以上非易失性存储元件接近所述非易失性存储器的末端。