基于PowerPC系统的合并单元硬件核心板

摘要

本实用新型公开了一种基于PowerPC系统的合并单元硬件核心板，包括处理器板和副板；处理器板上设有CPU和连接CPU的存储模块、模式选择模块、第一电源模块；处理器板和副板之间通过插针式连接器插接。副板上设有FPGA、同步模块、数字采样模块、模拟采样模块、点对点输出模块、串行输出模块、若干以太网模块、网口调试模块和第二电源模块；FPGA连接同步模块、数字采样模块、模拟采样模块、点对点输出模块、串行输出模块、CPU和第二电源模块；CPU连接若干以太网模块、网口调试模块和FPGA。本实用新型解决了模拟采样和数字采样并存的问题；解决了精密时钟对时问题；解决了八路点对点输出功耗、同步困难的问题。

主权项

一种基于PowerPC系统的合并单元硬件核心板，其特征在于：包括处理器板和副板；处理器板上设有CPU和连接CPU的存储模块、模式选择模块、第一电源模块；处理器板和副板之间通过插针式连接器插接。