发明名称 延迟电路、半导体控制电路、显示设备和电子装置
摘要 在此公开了一种延迟电路,用于以两级进行充电和放电之一,并用于延迟信号,所述延迟电路包括:输出部分,被配置用于输出延迟的信号;两个电源;以及延迟倒相器;其中所述延迟倒相器具有用于第一次充电和第一次放电之一的、沟道类型一致的第一晶体管和第二晶体管,所述第一晶体管和所述第二晶体管彼此串联连接在所述输出部分和一个电源之间,并且所述延迟倒相器具有用于第二次充电和第二次放电之一的、与所述第一晶体管和所述第二晶体管沟道类型不同的第三晶体管,所述第三晶体管与所述第一晶体管和所述第二晶体管之一并行连接。
申请公布号 CN101378252B 申请公布日期 2012.08.22
申请号 CN200810215106.8 申请日期 2008.09.01
申请人 索尼株式会社 发明人 韦拉庞·贾鲁普恩福尔;木田芳利
分类号 H03K5/13(2006.01)I;H03K5/14(2006.01)I;H03K19/20(2006.01)I;H03K19/0185(2006.01)I;G09G3/20(2006.01)I 主分类号 H03K5/13(2006.01)I
代理机构 北京市柳沈律师事务所 11105 代理人 黄小临
主权项 一种延迟电路,用于以两级进行充电和放电之一,并用于延迟信号,所述延迟电路包括:输出部分,被配置用于输出延迟的信号;两个电源;以及延迟倒相器;其中所述延迟倒相器具有用于第一次充电和第一次放电之一的、沟道类型一致的第一晶体管和第二晶体管,所述第一晶体管和所述第二晶体管彼此串联连接在所述输出部分和一个电源之间,并且所述延迟倒相器具有用于第二次充电和第二次放电之一的、与所述第一晶体管和所述第二晶体管沟道类型不同的第三晶体管,所述第三晶体管与所述第一晶体管和所述第二晶体管之一并行连接,与所述延迟倒相器的输入脉冲反相的脉冲被供应至所述第一晶体管和所述第二晶体管的栅极,并且通过所述反相的脉冲进行第一次充电和第一次放电之一,以及所述延迟反相器的输入脉冲被供应至所述第三晶体管的栅极,并且通过所述延迟倒相器的输入脉冲进行第二次充电和第二次放电之一。
地址 日本东京都