| 摘要 |
<p>병렬로 다수의 다중 판독/기입 회로들을 가진 다수의 메모리 셀들을 판독 및 기입할 수 있는 비휘발성 메모리 장치는 다중 판독/기입 회로들의 리던던시를 최소로 감소시키는 아키텍쳐를 가진다. 다중 판독/기입 회로들은 유사한 구성요소들의 스택의 뱅크로 구성된다. 일측면에서, 각각의 구성요소들의 스택은 병렬 용도를 요구하지 않는 공통 서브구성요소들을 분해하고 직렬로 공통 구성요소로서 상기 서브구성요소들을 공유하는 각각의 구성요소들을 가진다. 각 스택 사이의 리던던트 회로들은 요소에서 제외한다. 다른 측면에서, 직렬 버스는 각 스택에서 구성요소들 간의 소통을 허용하며, 이로써 스택에서 최소화되도록 커넥션들의 수를 감소시킨다. 버스 제어기는 상기 구성요소들 및 직렬 버스를 통한 그들의 상호작용들의 작동을 제어하도록 제어 및 타이밍 신호들을 전송한다. 바람직한 실시예에서, 모든 유사한 스택들에서 해당 구성요소들의 버스 트랜잭션들은 동시에 제어된다.</p> |
