双重图形光刻中对半导体器件设计布局的分解和标记

摘要

本发明公开了一种双重图形光刻中对半导体器件设计布局的分解和标记，具体地，为了评估半导体器件水平面的设计布局，并且为了确定和指示将要通过由分解设计布局所得到的不同光掩模形成的设计布局的不同部件，提供了系统和方法。通过标记指示的部件将各种器件部件与多个光掩模相关联，根据该标记，将利用双重图形光刻(DPL)技术在半导体器件水平面上形成或者制成该多个光掩模。在器件水平面完成标记，并且该标记包含在电子文件上，该电子文件由设计室提供给光掩模制造厂。当标识和标记各种器件部件时，除了被分解的设计布局的覆盖因素和临界尺寸因素，还要考虑各种其他器件原则、设计规则、工艺原则及其相互关系，以及器件环境和其他器件层。

主权项

一种用于将半导体器件的设计布局分解为多个光掩模的方法，其中，所述多个光掩模可以利用双重图形光刻DPL技术通过组合形成暴露图案，所述方法包括：为半导体器件标识暴露图案的将分解的设计布局；将所述设计布局的电子文件提供给掩模制造厂，所述设计布局包括：第一部件，所述第一部件带有第一标记，所述第一标记指示所述第一部件将要形成在第一光掩模上；第二部件，所述第二部件带有第二标记，所述第二标记指示所述第二部件将要形成在第二光掩模上；以及拼接位置，通过拼接标记进行标记；以及所述掩模制造厂基于所述电子文件将所述设计布局分解为多个布局，并且根据每个所述布局形成光掩模。