层叠的集成电路芯片组装件

摘要

将集成电路芯片(12、14、16)的层叠设置(10)结合至引线框架部件(62、64、66)。两个并排的集成电路芯片(12、14)具有结合至带有接触端子(38)的引线框架部件(62、64、66)的底部接触垫(46、48、50、56、58、60)。两个并排的集成电路(12、14)具有结合至叠置集成电路芯片(16)的上部接触垫(52、54)。不使用结合导线或预制件实现低轮廓集成电路组装件(10)，并且其适用于SO-8封装。

主权项

一种层叠集成电路组装件，包括：具有接触端子的引线框架结构；具有多个二极管的第一二极管阵列集成电路，所述第一二极管阵列集成电路具有与所述二极管的各自阳极对应的底部接触垫，所述底部接触垫结合至各自引线框架接触端子，以及所述二极管的阴极连接至所述第一二极管阵列集成电路的公共上部接触垫；具有多个二极管的第二二极管阵列集成电路，所述第二二极管阵列集成电路具有与所述第二二极管阵列集成电路的所述二极管的各自阴极对应的底部接触垫，所述第二二极管阵列集成电路的所述底部接触垫结合至各自引线框架接触端子，以及所述第二二极管阵列集成电路的所述二极管的阳极连接至所述第二二极管阵列集成电路的公共上部接触垫；所述第一和第二二极管阵列集成电路并排放置在所述引线框架结构上，所述第一和第二二极管阵列集成电路的该底部接触垫结合至所述引线框架结构；以及叠置在所述第一和第二二极管阵列集成电路的至少一部分上的过压保护集成电路，所述过压保护集成电路具有直接结合至所述第一和第二二极管阵列集成电路的各自上部接触的底部接触垫。